| 发明名称 | 一种半导体结构及其制造方法 | ||
| 摘要 | 本发明提供了一种半导体结构的制造方法，该方法包括以下步骤：a)提供衬底；b)在所述衬底上形成栅堆叠，所述栅堆叠依次包括第一绝缘层和浮栅，其中刻蚀形成平行的浮栅；c)在第一方向对浮栅侧壁进行选择性生长或选择性刻蚀，使其侧面形成至少一个在第一方向上的凸起；d)在浮栅上依次形成第二绝缘层和控制栅，所述第二绝缘层和控制栅在第一方向包裹住浮栅；e)形成浮栅阵列，在第二方向对浮栅侧壁进行选择性刻蚀，使其侧面中部在第二方向上形成至少一个凹陷；f)在每个浮栅第二方向上的两侧形成源/漏区。相应的，本发明还提供了一种半导体结构。本发明可以降低相邻两列单元间的电容耦合，并且加强控制栅和浮栅之间的电容耦合。 | ||
| 申请公布号 | CN103839892A | 申请公布日期 | 2014.06.04 |
| 申请号 | CN201210488790.3 | 申请日期 | 2012.11.26 |
| 申请人 | 李迪 | 发明人 | 李迪 |
| 分类号 | H01L21/8247(2006.01)I;H01L21/28(2006.01)I;H01L27/115(2006.01)I;H01L29/423(2006.01)I;H01L29/788(2006.01)I | 主分类号 | H01L21/8247(2006.01)I |
| 代理机构 | 北京汉昊知识产权代理事务所(普通合伙) 11370 | 代理人 | 朱海波 |
| 主权项 | 一种半导体结构的制造方法，该方法包括以下步骤：a)提供衬底(100)，所述衬底(100)包括第一方向和第二方向；b)在所述衬底(100)上形成栅堆叠，所述栅堆叠依次包括第一绝缘层(110)和浮栅，其中沿着第二方向对栅堆叠向下刻蚀形成与第二方向平行的浮栅；c)在所述第一方向对浮栅侧壁进行选择性生长或选择性刻蚀，使其侧面形成至少一个在第一方向上的凸起；d)在浮栅上依次形成第二绝缘层(170)和控制栅(180)，所述第二绝缘层(170)和控制栅(180)在第一方向包裹住浮栅；e)沿着第一方向对所述浮栅向下刻蚀使得平行的浮栅切断形成浮栅阵列，在第二方向对浮栅侧壁进行选择性刻蚀，使其侧面中部在第二方向上形成至少一个凹陷；f)在每个浮栅第二方向上的两侧形成源/漏区(310)。 | ||
| 地址 | 美国加利福尼亚州 | ||