基准电源电路

摘要

一种基准电源电路，包括：可调电阻网络和带隙基准电源电路，所述可调电阻网络包括第一电阻端和第二电阻端，所述第一电阻端和第二电阻端之间的电阻阻值随工艺偏差变化；所述带隙基准电源电路，连接所述第一电阻端和第二电阻端，产生流过所述第一电阻端和第二电阻端的正温度系数电流，并输出与所述正温度系数电流相关的基准电压。所述基准电源电路具有精度高、温漂特性好等优点。

主权项

一种基准电源电路，其特征在于，包括：可调电阻网络，包括第一电阻端和第二电阻端，所述第一电阻端和第二电阻端之间的电阻阻值随工艺偏差变化；带隙基准电源电路，连接所述第一电阻端和第二电阻端，产生流过所述第一电阻端和第二电阻端的正温度系数电流，并输出与所述正温度系数电流相关的基准电压，所述可调电阻网络包括若干组结构相同的选择单元，用于根据输入的控制信号，选择不同阻值电阻，所述可调电阻网络包括三组选择单元，其中，第一组选择单元包括第一开关NMOS管、第二开关NMOS管和第一电阻，第二组选择单元包括第三开关NMOS管、第四开关NMOS管和第二电阻，第三组选择单元包括第五开关NMOS管、第六开关NMOS管和第三电阻，所述第一开关NMOS管和第二开关NMOS管的漏极为所述第一电阻端，所述第一开关NMOS管的栅极输入第一控制信号，所述第二开关NMOS管的栅极输入第一控制信号的反相信号，所述第一开关NMOS管的源极与所述第一电阻的第一端连接，所述第一电阻的第二端与所述第二开关NMOS管的源极连接；所述第三开关NMOS管和第四开关NMOS管的漏极与所述第一电阻的第二端连接，所述第三开关NMOS管的栅极输入第二控制信号，所述第四开关NMOS管的栅极输入第二控制信号的反相信号，所述第三开关NMOS管的源极与所述第二电阻的第一端连接，所述第二电阻的第二端与所述第四开关NMOS管的源极连接；所述第五开关NMOS管和第六开关NMOS管的漏极与所述第二电阻的第二端连接，所述第五开关NMOS管的栅极输入第三控制信号，所述第六开关NMOS管的栅极输入第三控制信号的反相信号，所述第五开关NMOS管的源极与所述第三电阻的第一端连接，所述第三电阻的第二端和所述第六开关NMOS管的源极为所述第二电阻端，所述带隙基准电源电路包括：第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、运算放大器、第四电阻、第五电阻、第六电阻、第七电阻、第一NMOS管、第二NMOS管、第一PNP管和第二PNP管，所述第一、第二和第五PMOS管的源极接电压源，所述第三PMOS管的源极与所述第一PMOS管的漏极连接，所述第四PMOS管的源极与所述第二PMOS管的漏极连接，所述第六PMOS管的源极与所述第五PMOS管的漏极连接，所述第六PMOS管的漏极输出所述基准电压；所述运算放大器的正输入端与所述第三PMOS管的漏极连接，负输入端与所述第四PMOS管的漏极连接，所述运算放大器的输出端与所述第一、第二、第三、第四、第五和第六PMOS管的栅极连接；所述第四和第五电阻的第一端与所述第三PMOS管的漏极连接，所述第四电阻的第二端连接所述第一电阻端，所述第六电阻的第一端与所述第四PMOS管的漏极连接，所述第七电阻的第一端与所述第六PMOS管的漏极连接，所述第五、第六和第七电阻的第二端接地；所述第一NMOS管的漏极和第一PNP管的发射极连接所述第二电阻端，所述第二NMOS管的漏极和第二PNP管的发射极连接所述第四PMOS管的漏极，所述第一和第二PNP管的基极、集电极以及所述第一和第二NMOS管的源极接地，所述第一和第二NMOS管的栅极输入第一偏置电压，还包括补偿电路，与所述基准电压的输出端连接，用于改善所述基准电压的高频段电源抑制比特性，所述补偿电路包括补偿电容和第三NMOS管，所述补偿电容与所述第七电阻并联；所述第三NMOS管的栅极输入所述第一偏置电压，漏极与所述第六PMOS管的漏极连接，源极接地，还包括启动电路，与所述带隙基准电源电路连接，向所述带隙基准电源电路提供所述第一偏置电压，所述启动电路包括：反相器、第七PMOS管、第八PMOS管、第九PMOS管、第四NMOS管和第一电容，所述反相器输出所述第一偏置电压；所述第七PMOS管的栅极与所述反相器的输入端连接，所述第八PMOS管的栅极与所述运算放大器的输出端连接，所述第九PMOS管的漏极与所述运算放大器的负输入端连接，所述第七、第八和第九PMOS管源极接电压源；所述第七和第八PMOS管的漏极、第九PMOS管的栅极以及第四NMOS管的漏极与所述第一电容的第一端连接，所述第一电容的第二端和所述第四NMOS管的源极接地，所述第四NMOS管的栅极输入第二偏置电压。