发明名称 加速多核CPU抗软错误测试的方法
摘要 本发明公开了一种加速多核CPU软错误测试过程的方法,包括以下步骤:获取CPU的剖析程序,利用剖析程序分析多核CPU的基准测试用例,以获得基准测试用例的基本参数,分析基本参数,以建立基本参数与多核CPU的体系结构弱点因子之间的对应关系,根据基本参数与多核CPU的体系结构弱点因子之间的对应关系编写代码合成程序,代码合成程序使用基本参数作为输入,运行代码合成程序,并调节基本参数,以获得并行输出程序,并行输出程序作为多核CPU软错误测试中的测试用例。本发明具有测试过程快、测试时间短的特点,从而大大降低了这种测试的成本。
申请公布号 CN102541738B 申请公布日期 2014.06.04
申请号 CN201110448743.1 申请日期 2011.12.28
申请人 华中科技大学 发明人 金海;喻之斌;杨晓;程伟;姜春涛
分类号 G06F11/36(2006.01)I 主分类号 G06F11/36(2006.01)I
代理机构 华中科技大学专利中心 42201 代理人 朱仁玲
主权项 一种加速多核CPU软错误测试过程的方法,包括以下步骤:(1)获取CPU的剖析程序;(2)利用所述剖析程序分析多核CPU的基准测试用例,以获得所述基准测试用例的基本参数;(3)分析所述基本参数,以建立所述基本参数与所述多核CPU的体系结构弱点因子之间的对应关系;(4)根据所述基本参数与所述多核CPU的体系结构弱点因子之间的对应关系编写代码合成程序,所述代码合成程序使用所述基本参数作为输入;所述步骤(4)包括以下子步骤:(4‑1)选取二进制指令,将所述二进制指令以树形结构分类;(4‑2)用结构体描述所述多核CPU软错误测试中的测试用例的指令;(4‑3)用所述结构体组建基本块;(4‑4)以所述基本块为单位组建所述多核CPU软错误测试中的测试用例的线程的控制流;(4‑5)使用所述控制流组建线程;(4‑6)利用所述基准测试用例的基本参数动态生成所述多核CPU软错误测试中的测试用例的指令以及所述基本块的描述结构,所述描述结构组成所述多核CPU软错误测试中的测试用例的总体控制流图;(4‑7)从所述树形结构分类中选取二进制指令对所述总体控制流图中的结构体进行替换;(5)运行所述代码合成程序,并调节所述基本参数,以获得并行输出程序,所述并行输出程序作为所述多核CPU软错误测试中的测试用例。
地址 430074 湖北省武汉市洪山区珞喻路1037号