发明名称 |
一种纳秒级精度PTP实现方法 |
摘要 |
本发明公开一种纳秒级精度PTP实现方法,在物理层芯片(PHY)识别PTP报文并记录其离开或到达的时间戳;在物理层通过同步以太网(SyncE)技术实现频率同步;通过PHY芯片和FPGA相结合的方式管理时间戳,采用软件处理的方法,保证PTP报文到来时刻PHY芯片内部时间和FPGA维护时间的一致性。采用本发明的技术方案,可以满足通信系统当中对时间同步精度的要求,使PTP的同步精度达到纳秒级别。 |
申请公布号 |
CN102195768B |
申请公布日期 |
2014.06.04 |
申请号 |
CN201110143322.8 |
申请日期 |
2011.05.30 |
申请人 |
神州数码网络(北京)有限公司 |
发明人 |
冀朝阳 |
分类号 |
H04L7/00(2006.01)I;H04L29/06(2006.01)I |
主分类号 |
H04L7/00(2006.01)I |
代理机构 |
北京品源专利代理有限公司 11332 |
代理人 |
宋松 |
主权项 |
一种纳秒级精度PTP实现方法,在物理层芯片(PHY)识别PTP报文并记录其离开或到达的时间戳;在物理层通过同步以太网(SyncE)技术实现频率同步;其特征在于,通过PHY芯片和FPGA相结合的方式管理时间戳,采用软件处理的方法,保证PTP报文到来时刻PHY芯片内部时间和FPGA维护时间的一致性,所述采用软件处理的方法,保证PTP报文到来时刻PHY芯片内部时间和FPGA维护时间的一致性,其步骤是:1)读取PHY芯片维护的PTP报文到达时刻锁存的计数器值Tphy‑ptp;2)读取FPGA维护的当前时间Tfpga1;3)读取PHY芯片的计数器当前值Tphy‑cur,Tphy‑cur为非PTP报文到达时刻锁存值;4)如果Tphy‑cur大于Tphy‑ptp,则2)中读取的Tfpga1就是PTP报文到达时刻所对应的FPGA维护的时间;5)如果Tphy‑cur小于Tphy‑ptp,则再次读取FPGA维护的时间计数值Tfpga2,则PTP报文到达时刻的FPGA维护的时间计数值为Tfpga2减1。 |
地址 |
100085 北京市海淀区上地九街9号数码科技广场一段三层A区 |