基于三延时链的物理不可克隆函数电路结构

摘要

本发明涉及一种基于三延时链的物理不可克隆函数电路结构，这种结构中三条延时链相互独立，无交叉节点；包括上升沿发生器、挑战发生器、延时链1、延时链2、延时链3和仲裁器；上升沿发生器用于发出一个从’0’到’1’的跳变信号，这个跳变信号分为3路，进入仲裁器，仲裁器对这3路跳变信号的先后顺序进行判断，输出响应值；挑战发生器用于在每次响应提取前，生成随机化的挑战值，连续提取多个响应位，构成一定长度的响应序列。本发明具有如下效果：三条相互独立的延时链，提高了系统的灵活性，使得对TCPUF中延时链的固定延时偏差的测量、修正更加容易；增加了攻击者对各延时链的延时差进行分析推导的难度，提高了安全性。

主权项

一种基于三延时链的物理不可克隆函数电路结构，其特征在于：包括上升沿发生器、挑战发生器、延时链1、延时链2、延时链3和仲裁器，三条延时链相互独立，无交叉节点；上升沿发生器用于发出一个从’0’到’1’的跳变信号，这个跳变信号分为3路，同时输入到延时链1、延时链2和延时链3的输入端，然后分别经过延时链1、延时链2和延时链3进行传输，经过一定的延时后，3路跳变信号分别从延时链1、延时链2和延时链3的输出端输出，并进入仲裁器，仲裁器对这3路跳变信号的先后顺序进行判断，输出响应值；挑战发生器用于在每次响应提取前，生成随机化的挑战值，并输入到两个延时链的相应延时节点上，挑战发生器通过线性反馈移位寄存器实现，当设置好初始值后，能够自动输出伪随机序列作为每次上升沿传输的挑战值，通过挑战发生器自动生成伪随机序列，连续提取多个响应位，构成一定长度的响应序列。