抗单粒子翻转和单粒子瞬态的可置位D触发器

摘要

本发明公开了抗单粒子翻转和单粒子瞬态的可置位D触发器，目的是解决可置位D触发器抗单粒子瞬态和抗单粒子翻转能力不高的问题。本发明由时钟电路、置位缓冲电路，主锁存器、从锁存器、输出缓冲电路和缓冲器电路组成。主锁存器和从锁存器均为冗余加固的锁存器。主锁存器和从锁存器前后串联，并均与时钟电路和置位缓冲电路连接。主锁存器还与缓冲器电路相连，从锁存器还与输出缓冲电路相连。分离主锁存器和从锁存器中互为冗余的C²MOS电路中的上拉PMOS管和下拉NMOS管，提高了抗单粒子翻转的能力。缓冲器电路使得在持续时间较长的单粒子瞬态脉冲下不发生错误，且双模冗余通路进一步增加了抗单粒子瞬态的能力。

主权项

抗单粒子翻转和单粒子瞬态的可置位D触发器，包括时钟电路、主锁存器、从锁存器、输出缓冲电路，其特征在于抗单粒子翻转和单粒子瞬态的可置位D触发器还包括缓冲器电路、置位缓冲电路；主锁存器和从锁存器均为冗余加固的锁存器；主锁存器和从锁存器前后串联，并均与时钟电路和置位缓冲电路连接；主锁存器还与缓冲器电路相连，从锁存器还与输出缓冲电路相连；有三个输入端和一个输出端；三个输入端分别是时钟信号输入端CK、数据信号输入端D和置位信号输入端SN；输出端是Q。