发明名称 |
阵列基板及其形成方法 |
摘要 |
本发明涉及阵列基板及其形成方法,以在不增加掩模数目的前提下取代现有的举离工艺。本发明的特点是,以多段式调整掩模搭配普通掩模,只需进行三次光刻工艺即可形成阵列基板的显示区与外围走线区。上述工艺形成的外围走线区中,顶导线与底导线直接接触,两者之间不具有其它导电层。此外,本发明不需举离工艺,可避免不溶于去光阻液的材料悬浮于去光阻液或残留于阵列基板的表面上。 |
申请公布号 |
CN102569186B |
申请公布日期 |
2014.05.28 |
申请号 |
CN201010616900.0 |
申请日期 |
2010.12.17 |
申请人 |
群创光电股份有限公司;群康科技(深圳)有限公司 |
发明人 |
周政旭 |
分类号 |
H01L21/77(2006.01)I;G02F1/1362(2006.01)I;G02F1/1368(2006.01)I |
主分类号 |
H01L21/77(2006.01)I |
代理机构 |
上海专利商标事务所有限公司 31100 |
代理人 |
骆希聪 |
主权项 |
一种阵列基板的形成方法,包括:形成一第一导电层于一基板上;形成一第一光阻层于该第一导电层上;以一第一多段式调整掩模进行一光刻工艺,图案化该第一光阻层以形成一第一无光阻区域、一第一薄层光阻图案、及一第一厚层光阻图案;蚀刻对应该第一无光阻区域的该第一导电层,形成一栅极、与该栅极相连的一栅极线、一共通电极线、及一底导线,其中该第一薄层光阻图案位于该栅极、该栅极线、该共通电极线、及该底导线的走线区域上,且该第一厚层光阻图案位于该底导线的接触区域上;灰化该第一薄层光阻图案,露出该栅极、该栅极线、该共通电极线、及该底导线的走线区域;选择性沉积一绝缘层于该第一厚层光阻图案以外的该基板、该栅极、该栅极线、该共通电极线、及该底导线的走线区域上;选择性沉积一半导体层于该第一厚层光阻图案以外的该绝缘层上;移除该第一厚层光阻图案;以及形成一第二导电层于该半导体层与该底导线的接触区域上,其中该选择性沉积为原子层沉积,且适当选择工艺条件以于有机物表面不会沉积镀膜。 |
地址 |
中国台湾新竹科学工业园区苗栗县竹南镇科学路160号 |