相位比较装置以及DLL电路

摘要

能将相位检测范围扩大到参考时钟的周期的任意倍数，并在应用于DLL电路时，能自由地选择工作周期。具备：分频器（12），输入参考时钟CLK1并生成进行了二分频的分频时钟CLK3；反相器（13），使分频时钟CLK3相位反转并生成分频反转时钟CLK3B；DFF电路（14），将分频反转时钟CLK3B以延迟时钟CLK4进行同步化并生成同步化时钟CLK5；DFF电路（15），将时钟CLK5以反馈时钟CLK2进行再次同步化并生成最终同步化时钟CLK6；以及相位比较器（11），输入分频时钟CLK3和最终同步化时钟CLK6并比较两者的相位。

主权项

一种相位比较装置，将第一时钟和以与该第一时钟相同的频率从该第一时钟仅延迟了延迟量D1的第二时钟的相位进行比较，其特征在于，具备：分频器，输入所述第一时钟并生成进行了N分频的分频时钟，其中，N为2以上的正整数；　反相器，使所述分频时钟相位反转并生成分频反转时钟；　第一同步化单元，将所述分频反转时钟，以与所述第一时钟相同的频率，将所述第一时钟的1周期作为2π，并将来自所述第一时钟的延迟量，最大为每2π，以在比所述延迟量D1小的范围内变大的m个延迟时钟，依次同步化，并生成同步化时钟，其中，m为N－1以上的正整数；　第二同步化单元，将所述同步化时钟以所述第二时钟同步化并生成最终同步化时钟；以及　相位比较器，输入所述分频时钟和所述最终同步化时钟，并比较两者的相位。