Memoria que usa un bus de nodo único de datos, direcciones y control

摘要

Un sistema digital, que comprende una memoria (104) que usa un bus de nodo único, de datos, direcciones y control, que comprende: una matriz de memoria (104) adaptada para su acoplamiento a la alimentación eléctrica (VDD) y a puesta a tierra (VSS) ; en donde, la matriz de memoria (104) está encapsulada en un encapsulado de circuito integrado de baja cuenta de terminales (SO 2. 3, SO 2. 5) ; y un bus de nodo único de datos, direcciones y control (106) acoplado a dicha matriz de memoria (104) , en el que la matriz de memoria (104) tiene un controlador de bus activo de conducción hacia arriba y conducción hacia abajo para controlar el bus de nodo único de datos, direcciones y control (106) y en el que la red de memoria sincroniza una señal de reloj interna de la memoria por medio de una señal recibida; y un procesador digital (102) acoplado a la memoria (104) a través del bus de nodo único de datos, direcciones y control (106) en el que el procesador digital (102) genera una primera señal de confirmación (ACK) sobre dicho bus de nodo único de datos, direcciones y control después de la recepción de un byte de datos y genera una segunda señal de confirmación (NACK) a la recepción de un byte de datos si no se va a enviar ningún byte de datos adicional por la matriz de memoria (104) .