针对高速数据采集系统获取高质量采样时钟的装置

摘要

本发明属于信号采集领域，尤其涉及一种针对高速数据采集系统如何获取高质量采样时钟的装置。本发明的针对高速数据采集系统获取高质量采样时钟的装置，包括FPGA内部锁相环、晶振、控制模块时钟、程控外部锁相环、ADC模块、LVDS接收机、数据存储模块时钟，FPGA内部锁相环分别与晶振、控制模块时钟连接，控制模块时钟与程控外部锁相环连接，程控外部锁相环通过ADC模块与LVDS接收机连接，LVDS接收机连接数据存储模块时钟。本发明的针对高速数据采集系统获取高质量采样时钟的装置，克服了采样时钟抖动引起的采样瞬间时间沿的不确定性缺陷，避免了ADC在采样点产生电源误差，可保证获取高质量的采样时钟。

主权项

一种针对高速数据采集系统获取高质量采样时钟的装置，其特征在于，包括FPGA内部锁相环、晶振、控制模块时钟、程控外部锁相环、ADC模块、LVDS接收机、数据存储模块时钟，FPGA内部锁相环分别与晶振、控制模块时钟连接，控制模块时钟与程控外部锁相环连接，程控外部锁相环通过ADC模块与LVDS接收机连接，LVDS接收机连接数据存储模块时钟。