发明名称 一种模拟USB3.0传输过程中包出错的方法
摘要 本发明公开了一种模拟USB3.0传输过程中包出错的方法,该方法通过设计一个错误编码来实现对USB3.0传输过程中各种包的各种错误的注入,从而来模拟USB3.0传输过程中包可能出现的各种错误情况。本发明能够对USB3.0协议中定义的各种类型的包进行全字段的各种错误的注入,可以用于USB3.0主机/设备控制器IP核的功能验证当中,来提高验证的质量和效率。
申请公布号 CN103812607A 申请公布日期 2014.05.21
申请号 CN201310651603.3 申请日期 2013.12.04
申请人 安徽虹庄微电子有限公司 发明人 王杰;王亚君
分类号 H04L1/00(2006.01)I 主分类号 H04L1/00(2006.01)I
代理机构 代理人
主权项 一种模拟USB3.0传输过程中包出错的方法,其特征在于包括以下步骤:(1)由验证平台的包产生模块产生正常包及与正常包对应的错误编码;(2)包产生模块将正常包及与正常包对应的错误编码发送给验证平台的包加错模块;(3)包加错模块接收到来自包产生模块发送的正常包及与正常包对应的错误编码后,根据正常包的类型对接收的错误编码进行解码,并获得加错要素;所述加错要素包括Enable、Dppabort/Reserved、Error Field、Error Pattern;(4)包加错模块判断加错要素中的Enable是否为1,若是,则包加错模块将错误值注入到Error Field指定的字段,若否,则不加错;(5)包加错模块将经过加错处理的错误包发送给USB3.0IP核。
地址 230000 安徽省合肥市高新区望江西路800号创新产业园C1楼10层1001、1002、1003、1004号