设有势垒齐纳二极管的低压瞬时电压抑制器

摘要

本发明公开了一设有势垒齐纳二极管的低压瞬时电压抑制器。该低压瞬时电压抑制器(TVS)是基于一位于N+衬底上的N型外延层内的横向JFET，其由一埋入式P型本体区域与一表面P型区域所形成。该两个P型本体区域间的掺杂级与距离是可选择的，因此该JFET沟道被内建结势垒完全耗尽，由此增加一势垒。此器件在阳极电压低于势垒电压时呈现出低漏电流，并且当阳极电压超过势垒电压时进行电流传导。该器件的结构中还具有一固有的开放式基极垂直NPN结构。在高电流时，电流从该JFET沟道转换流至垂直NPN晶体管，因此提供好的钳制性能。TVS的触发电压与JFET的势垒电压相同，可以通过调整沟道与P型本体区域的宽度、长度、掺杂值来调整。

主权项

一种低压瞬时电压抑制器，其设置在具有一顶面与一底面的第一导电型态的半导体衬底上，其特征在于，该低压瞬时电压抑制器包含：一第一导电型态的表面源极／集电极区域，其设置在该半导体衬底的第一顶面区域上；一第二导电型态的表面本体掺杂区域，其位于该半导体衬底的一第二顶面区域，且该第二导电型态与该第一导电型态相反；一第二导电型态的埋入式本体掺杂区域，其位于该表面本体掺杂区域下方，以形成一横向结场效应晶体管的势垒沟道，从而作为势垒；其中所述的表面源极／集电极区域、所述的埋入式本体掺杂区域与衬底表面构成一垂直双极型晶体管，以传导一瞬时电流通过该表面源极／集电极区域与该衬底，来箝制一位于该表面源极／集电极区域与该衬底之间的电压；所述的埋入式本体掺杂区域横向延伸到该表面源极／集电极区域下方；所述的表面源极／集电极区域连接到一阳极电极，所述的衬底的底面连接到一阴极电极。