半导体组件及其制作方法

摘要

本发明提供一种高电压半导体组件的制作方法及半导体组件。此方法包含指定第一、第二与第三区于一基材中。第一与第二区分别为半导体组件的源极与漏极将形成的区域。第三区分开第一与第二区。此方法还包含形成一有沟槽的植入屏蔽层至少部分地位于第三区上方。此方法亦包含将数个掺质植入第一、第二与第三区中。在植入期间，有沟槽的植入屏蔽层保护在其下方的第三区的部分。此方法还包含以一方式回火基材，以造成掺质在第三区中扩散。

主权项

一种半导体组件的制作方法，其特征在于，包含：形成一植入屏蔽层于一基材上，该植入屏蔽层具有多个屏蔽构件，该些屏蔽构件由多个开口所隔开，其中该些开口分别对齐该基材的多个第一区，且该些屏蔽构件分别对齐该基材的多个第二区；透过该些开口，将一第一掺杂极性的多个掺质离子植入该基材的该些第一区中；以一方式回火该基材，以使植入的该第一掺杂极性的该些掺质离子从该些第一区扩散至该些第二区中，该方式是使回火该基材的步骤后的该些第一区的多个掺质浓度程度等于该些第二区的多个掺质浓度程度；以及回火该基材以使植入的该第一掺杂极性的该些掺质离子从该些第一区扩散至该些第二区中之后，在该基材中形成一掺杂延伸区，该掺杂延伸区具有朝该些第一区及该些第二区延伸的一突出部，该掺杂延伸区具有一第二掺杂极性，且该第二掺杂极性相反于该第一掺杂极性，其中，还包含：形成该半导体组件的一源极与一漏极于该基材中，该源极与该漏极形成在该植入屏蔽层的不同侧上，且该源极形成在该掺杂延伸区中，使该基材的一部分介于该源极/该漏极以及该些第一区及该些第二区之间，其中该源极与该漏极具有该第一掺杂极性以及该基材的该部分具有该第二掺杂极性，其中该基材的该部分不同于该掺杂延伸区，且位于该基材的一顶面及该掺杂延伸区之间，其中将该第一掺杂极性的该些掺质离子植入该基材的该些第一区中的步骤、形成该源极与该漏极的步骤、以及回火该基材的步骤是以使：该些第一区与该些第二区于回火该基材的步骤后，共同组成一缓冲区；该源极与该漏极均具有与该缓冲区相同的掺杂极性；以及位于该漏极下方的该基材的一部分具有一低于该漏极但高于该缓冲区的掺质浓度程度的方式进行。