| 发明名称 | 一种半导体器件及其制备方法 | ||
| 摘要 | 本发明涉及一种半导体器件及其制备方法，所述方法包括：提供半导体衬底；在所述衬底上形成介质层和硬掩膜层；图案化所述介质层和所述掩膜层，以形成开口，露出所述衬底；在露出的衬底上形成栅极介电层；在所述衬底上沉积第一栅极材料层，以覆盖衬底；在所述第一栅极材料层上形成栅极绝缘层；在所述栅极绝缘层上沉积第二栅极材料层并平坦化，停止于所述硬掩膜层；在所述衬底上沉积第三栅极材料层，以形成栅极叠层；图案化所述栅极叠层至所述衬底，以形成栅极结构，同时在所述第一栅极材料层和所述栅极介电层的侧壁上形成偏移侧壁。通过所述栅极绝缘层的设置很好的解决了现有技术中对源漏进行深度离子注入时（Deep Drain Doping，DDD）引起源漏漏电的问题。 | ||
| 申请公布号 | CN103811318A | 申请公布日期 | 2014.05.21 |
| 申请号 | CN201210445624.5 | 申请日期 | 2012.11.08 |
| 申请人 | 中芯国际集成电路制造（上海）有限公司 | 发明人 | 刘金华 |
| 分类号 | H01L21/28(2006.01)I;H01L21/265(2006.01)I;H01L29/423(2006.01)I | 主分类号 | H01L21/28(2006.01)I |
| 代理机构 | 北京市磐华律师事务所 11336 | 代理人 | 董巍;高伟 |
| 主权项 | 一种半导体器件的制备方法，包括：提供半导体衬底；在所述衬底上形成介质层和硬掩膜层；图案化所述介质层和所述硬掩膜层，以形成开口，露出所述衬底；在露出的所述衬底上形成栅极介电层；在所述衬底上沉积第一栅极材料层，以覆盖所述衬底；在所述第一栅极材料层上形成栅极绝缘层；在所述栅极绝缘层上沉积第二栅极材料层并平坦化，停止于所述硬掩膜层；在所述衬底上沉积第三栅极材料层，以形成栅极叠层；图案化所述栅极叠层至所述衬底，以形成栅极结构，同时在所述第一栅极材料层和所述栅极介电层的侧壁上形成偏移壁。 | ||
| 地址 | 201203 上海市浦东新区张江路18号 | ||