降低晶圆漏电流的结构及设置该结构的等离子体处理室

摘要

本发明提供一种降低晶圆漏电流的结构，其设置在等离子体处理室，该等离子体处理室包含基座，设置在所述基座表面上的ESC，埋设在该ESC中的直流电极，以及与所述ESC连接的直流供电电源；在该ESC上安装待蚀刻的晶圆；所述降低晶圆漏电流的结构是一个串联连接在所述直流供电电源的输出端和ESC之间的限流阻抗，其阻值大于1MΩ。本发明还提供一种设置有上述降低晶圆漏电流的结构的等离子体处理室。本发明能有效降低等离子体处理室上电时通过晶圆的漏电流尖峰值和上电结束后通过晶圆的漏电流稳态值，使得晶圆在蚀刻过程中受损伤的概率得到明显的减少，从而能够有效提升制成后半导体器件的质量和性能，增加其使用寿命。

主权项

一种降低晶圆漏电流的结构，设置在等离子体处理室，该等离子体处理室包含基座，设置在所述基座表面上的静电吸盘，埋设在该静电吸盘中的直流电极，以及与所述静电吸盘连接的直流供电电源；在该静电吸盘上安装待蚀刻的晶圆；其特征在于，所述降低晶圆漏电流的结构是一个串联连接在所述直流供电电源的输出端和静电吸盘之间的限流阻抗，所述限流阻抗的阻值大于1MΩ。