基于忆阻的非易失性存储器、读写擦除操作方法及测试电路

摘要

本发明提供了一种基于忆阻的非易失性存储器及其读、写、擦除操作方法以及测试电路；基于忆阻的非易失性存储器电路包括忆阻存储单元、选址开关、控制开关以及分压电路。本电路的设计通过行列地址信号对忆阻存储单元进行选址，通过外加脉冲信号对读、写、擦除操作进行选择，并提供了基于忆阻的非易失性存储器的功能测试电路验证此电路结构的有效性。同时，在此电路结构的基础上，利用忆阻的非易失性原理，探讨了对此基于忆阻的非易失性存储器电路的读、写、擦除功能的实现方法，完成对指定忆阻存储单元的精确的读、写、擦除操作。本发明将为研制基于忆阻的非易失性存储器提供实验参考。

主权项

一种基于忆阻的非易失性存储器，其特征在于，包括忆阻存储单元U0、第一选址开关M1、第二选址开关M2、第三选址开关M3、第四选址开关M4、第五选址开关M5、第一控制开关S1、第二控制开关S2、级联电阻R0和反相器U2A；所述第一选址开关M1的第二端与所述第二选址开关M2的第一端连接后与所述忆阻存储单元U0的一端连接，所述忆阻存储单元U0的另一端接地；所述第一选址开关M1的控制端与所述第二选址开关M2的控制端都与行地址信号Xi相连接；所述第一控制开关S1的第一端与所述第四选址开关M4的第一端连接，所述第一控制开关S1的第二端与所述反相器U2A的输出端连接，所述第一控制开关S1的第三端与所述第一选址开关M1的第一端连接，所述第一控制开关S1的第四端接地；所述第二控制开关S2的第一端与所述第三选址开关M3的第一端连接，所述第二控制开关S2的第二端与所述第三选址开关M3的控制端连接后与所述反相器U2A的输入端连接，所述第二控制开关S2的第三端与所述第五选址开关M5的第一端连接，所述第二控制开关S2的第四端接地；所述级联电阻R0的一端连接电源VCC，所述级联电阻R0的另一端与所述第三选址开关M3的第一端连接；所述第四选址开关M4的第二端用于连接输入的第一脉冲信号Input，所述第四选址开关M4的控制端与所述第五选址开关M5的控制端连接后用于接收列地址信号Yj；所述第五选址开关M5的第二端用于输出信号Output；所述反相器U2A的输入端用于接收读、写信号R/W。