发明名称 一种新型高可靠性读取电路
摘要 一种新型高可靠性读取电路,该电路由一个电流传输机、一个负载电路、两个开关电容和一个动态锁存电压比较器组成;电流传输机的一个输入端Y通过位线选择器与待读取的STT-MRAM数据单元阵列与参考单元阵列相连,电流传输机的另一个输入端X与外部偏置电压V<sub>bias</sub>相连,电流传输机的输出端Z同时与负载电路以及两个开关电容的输入端相连,负载电路的另一端接供电电压源Vdd,开关电容的两个输出端分别与动态锁存电压比较器的两个输入端相连,动态锁存电压比较器的输出端输出最终读取的二进制数据信号。本发明解决了STT-MRAM在深亚微米工艺下由于工艺参数偏差所带来的读取可靠性问题,同时解决其读取干扰与读取判决裕量之间的矛盾。
申请公布号 CN103811046A 申请公布日期 2014.05.21
申请号 CN201410072207.X 申请日期 2014.02.28
申请人 北京航空航天大学 发明人 康旺;郭玮;赵巍胜;张有光
分类号 G11C11/16(2006.01)I 主分类号 G11C11/16(2006.01)I
代理机构 北京慧泉知识产权代理有限公司 11232 代理人 王顺荣;唐爱华
主权项 一种新型高可靠性读取电路,其特征在于:该电路由一个电流传输机、一个负载电路、两个开关电容和一个动态锁存电压比较器组成;电流传输机的一个输入端Y通过位线选择器与待读取的STT‑MRAM数据单元阵列与参考单元阵列相连,电流传输机的另一个输入端X与外部偏置电压V<sub>bias</sub>相连,电流传输机的输出端Z同时与负载电路以及两个开关电容的输入端相连,负载电路的另一端接供电电压源Vdd,开关电容的两个输出端分别与动态锁存电压比较器的两个输入端相连,动态锁存电压比较器的输出端输出最终读取的二进制数据信号;执行读取操作时,会有电流从Vdd,经负载电路,电流传输机,位线选择器,STT‑MRAM数据单元或参考单元,最终流向地电位;由于数据单元与参考单元的电阻不同,因此当位线选择器分别选择数据单元与参考单元时,会产生不同的电流,分别记为I<sub>data</sub>与I<sub>ref</sub>,从而在相同负载电路的作用下,会在负载电路与电流传输机之间产生不同的电压,分别记为V<sub>data</sub>与V<sub>ref</sub>,通过控制两个开关电容的开闭,从而把V<sub>data</sub>与V<sub>ref</sub>分别临时存储到电容C<sub>0</sub>与C<sub>1</sub>中,最终V<sub>data</sub>与V<sub>ref</sub>分别接入动态锁存电压比较器的输入端,经其进行比较后,输出最终的二进制数据信号;所述的电流传输机为三端器件,即两个输入端X和Y和一个输出端Z,其特征为:1、给定输入端X一个电压V<sub>0</sub>,输入端Y会产生相同的电压V<sub>0</sub>;2、给定输入端Y一个电流I<sub>0</sub>,输入端X会产生相同的电流I<sub>0</sub>;3、输入端Y的电流I<sub>0</sub>会传输到输出端Z,输出端相当于一个电流源,并且具有较高的输出阻抗;4、输入端Y的电压只由输入端X的电压决定,与输入端Y的电流无关;5、输入端X的电流只由输入端Y的电流决定,与输入端X的电压无关,其内部具体实施方式不作限定;该电流传输机的输入端X与外部偏置电压V<sub>bias</sub>相连,其输入端Y通过位线选择器与STT‑MRAM数据单元阵列或参考单元阵列连接,提供数据单元或参考单元的位线电压V<sub>bias</sub>,其输出端Z与负载电路连接,负责把感知的数据单元或参考单元的电流I<sub>data</sub>与I<sub>ref</sub>通过负载电路转换成相应的电压V<sub>data</sub>与V<sub>ref</sub>;该电流传输机提供读取数据单元与参考单元时相同的小于等于0.1V偏置电压V<sub>bias</sub>,从而保证读取时,数据单元与参考单元具有相同的位线电压条件,便于公平比较,同时V<sub>bias</sub>足够小,减小读取干扰;所述的负载电路由晶体管构成,其内部具体实施方式不作限定,其连接电流传输机的输出端Z,并与开关电容输入端连接,提供数据单元与参考单元读取电流到电压的转换,并进行放大,同时把转换后的电压V<sub>data</sub>与V<sub>ref</sub>临时存储到开关电容中;所述的两个开关电容均由一个电容,一个PMOS晶体管和和一个NMOS晶体管组成,其输入端接负载电路,输出端接动态锁存电压比较器,通过一对控制线进行控制,执行打开或关闭操作,提供对感知的数据单元与参考单元的电压值V<sub>data</sub>与V<sub>ref</sub>进行临时存储,并提供给动态锁存电压比较器的输入端,其内部具体实施方式不作限定;所述的动态锁存电压比较器为一个锁存结构的电压放大与比较器,其内部具体实施方式不作限定,其两个输入端分别连接存储数据电压的开关电容与存储参考电压的开关电容,提供对临时存储在两个开关电容中的数据电压与参考电压V<sub>data</sub>与V<sub>ref</sub>进行放大并比较,输出最终的二进制数字信号“0”或者“1”;该新型高可靠性读取电路的读取过程由三个阶段组成,即(1)检测数据单元的电流1<sub>data</sub>,经负载电路转换成电压V<sub>data</sub>后临时存储到其中一个开关电容;(2)检测参考单元的电流I<sub>ref</sub>,经负载电路转换成电压V<sub>ref</sub>后临时存储到另外一个开关电容;(3)通过动态锁存电压比较器放大并比较两个开关电容中临时存储的数据单元与参考单元的电压值,得到最终的二进制数据信号。
地址 100191 北京市海淀区学院路37号