用于高压集成电路的过压保护电路

摘要

本实用新型公开了一种用于高压集成电路的过压保护电路，其特征在于，主要由PMOS晶体管Ⅰ（101），串接在一起的PMOS晶体管Ⅱ（102）和NMOS晶体管Ⅰ（103），栅极与PMOS晶体管Ⅱ（102）和NMOS晶体管Ⅰ（103）的连接点相连接、漏极分别与PMOS晶体管Ⅱ（102）和PMOS晶体管Ⅰ（101）的源极相连接等组成。本实用新型整体电路结构较为简单，只需适当的增加或减少齐纳二极管的齐纳电压和个数，便能够轻松地实现高压集成电路的过压保护、输入电源VCC的钳位、输入电源VCC的过冲保护、输入电源VCC的静电释放保护等功能，其性能非常稳定。

主权项

用于高压集成电路的过压保护电路，其特征在于，主要由PMOS晶体管Ⅰ（101），串接在一起的PMOS晶体管Ⅱ（102）和NMOS晶体管Ⅰ（103），栅极与PMOS晶体管Ⅱ（102）和NMOS晶体管Ⅰ（103）的连接点相连接、漏极分别与PMOS晶体管Ⅱ（102）和PMOS晶体管Ⅰ（101）的源极相连接、而源极则与NMOS晶体管Ⅰ（103）的源极相连接的NMOS晶体管Ⅱ（104），以及串接在NMOS晶体管Ⅰ（103）的源极与PMOS晶体管Ⅰ（101）的漏极之间的齐纳二极管组（105）组成；所述PMOS晶体管Ⅱ（102）的栅极与PMOS晶体管Ⅰ（101）的漏极相连接。