发明名称 |
Verbundschichtstapelung für Enhancement Mode-Transistor |
摘要 |
Ein Transistor enthält eine erste Schicht eines ersten Typs, die über einer Pufferschicht angeordnet ist und eine erste Konzentration eines ersten Materials aufweist. Eine erste Schicht eines zweiten Typs ist über der ersten Schicht des ersten Typs angeordnet, und eine zweite Schicht des ersten Typs ist über der ersten Schicht des zweiten Typs angeordnet. Die zweite Schicht des ersten Typs weist eine zweite Konzentration eines ersten Materials auf, die größer ist als die erste Konzentration des ersten Materials. Eine Source und ein Drain sind lateral voneinander beabstandet und sind über der Pufferschicht angeordnet. Ein Gate ist wenigstens über einem Abschnitt der zweiten Schicht des ersten Typs angeordnet und innerhalb eines ausgesparten Bereichs angeordnet, der durch die ersten und zweiten Schichten des ersten Typs und die erste Schicht des zweiten Typs definiert wird. |
申请公布号 |
DE102013102156(A1) |
申请公布日期 |
2014.05.15 |
申请号 |
DE201310102156 |
申请日期 |
2013.03.05 |
申请人 |
TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD. |
发明人 |
HSIUNG, CHIH-WEN;YU, CHEN-JU;YAO, FU-WEI |
分类号 |
H01L29/778;H01L21/28;H01L21/336;H01L29/205;H01L29/423;H01L29/78 |
主分类号 |
H01L29/778 |
代理机构 |
|
代理人 |
|
主权项 |
|
地址 |
|