| 摘要 |
<p>Es ist ein SRAM-Array und ein Verfahren zu Herstellung desselben offenbart. Jede der SRAM-Zellen umfasst zwei Pull-up-(PU)-, zwei Pass-Gate-(PG)- und zwei Pull-down-(PD)-FinFETs. Die PU-Transistoren liegen angrenzend an einander und umfassen einen aktiven Grat, der eine erste Gratbreite aufweist. Jeder der PG-Transistoren nutzt mindestens einen aktiven Grat gemeinsam mit einem PD-Transistor. Der mindestens eine aktive Grat, der von einem PG- und einem PD-Transistor gemeinsam genutzt wird, weist eine zweite Gratbreite auf, die kleiner als die erste Gratbreite ist. Das Verfahren umfasst das Strukturieren einer Mehrzahl von Graten, die aktive Grate und Hilfsgrate umfassen, und das Strukturieren und Entfernen mindestens eines Anteils der Hilfsgrate. Kein Hilfsgrat ist zwischen PU-FinFETs in einer Speicherzelle angeordnet. Ein Hilfsgrat ist zwischen einem PU-FinFET und dem mindestens einen aktiven Grat, der von einem PG- und einem PD-Transistor gemeinsam genutzt wird, angeordnet. Mindestens ein Hilfsgrat ist zwischen angrenzenden Speicherzellen angeordnet.</p> |
