| 摘要 |
Manche Ausführungsformen der vorliegenden Offenbarung beziehen sich auf einen vertikalen MOSFET-Auswahltransistor, der darauf ausgelegt ist, die Leckspannung in der Speicherzelle zu unterdrücken, ohne dass dadurch die Größe der Speicherzelle begrenzt wird. Der Speicherauswahltransistor weist einen Halbleiterbody auf, mit einem ersten und einem zweiten Graben, welche eine erhabene Halbleiterstruktur, die einen Source-Bereich, einen Kanal-Bereich und einen Drain-Bereich aufweist, festlegen. Eine Gate-Struktur weist eine erste Gate-Elektrode in dem ersten Graben auf, welche sich in vertikaler Richtung entlang einer ersten Seite der erhabenen Halbleiterstruktur erstreckt, sowie eine zweite Gate-Elektrode in dem zweiten Graben, welche sich in vertikaler Richtung entlang einer gegenüberliegenden zweiten Seite der erhabenen Halbleiterstruktur erstreckt. Die erste und die zweite Gate-Elektrode steuern gemeinsam den Stromfluss zwischen dem Source- und dem Drain-Bereich in der erhabenen Halbleiterstruktur. Ein elektrischer Kontakt verbindet den Drain-Bereich mit einem Datenspeicherelement, das darauf ausgelegt ist, Daten zu speichern. |
