| 摘要 |
Halbleiterbauelement mit einer Schnittstelle von einem offenen Draintyp oder einem pseudooffenen Draintyp, gekennzeichnet durch–eine DQS-Steuerschaltung (630), welche dafür eingerichtet ist, ein Datenabtastsignal (DQS) in Reaktion auf ein Taktsignal (CLK), ein erstes DQS-Steuersignal (PTRSTDS_OR) und ein zweites DQS-Steuersignal (PTRSTDS_S) durch sequentielles Ändern eines Zustandes eines als nächstes auf einen Postambel-Bereich des Datenabtastsignals folgenden Bereichs von einem ersten logischen Zustand des Postambel-Bereichs auf einen zweiten logischen Zustand und nach einer ersten vorbestimmten Zeitspanne vom zweiten logischen Zustand auf einen hohen Impedanzzustand zu steuern, und–eine Ausgabeeinheit (670), welche dafür eingerichtet ist, das Datenabtastsignal (DQS) auszugeben. |
