移位缓存器电路

摘要

一种移位缓存器电路包含多个级移位缓存器以提供多个栅极信号，所述级移位缓存器的第N级移位缓存器包含输入单元、上拉单元及下拉单元。输入单元用来根据第(N-1)级移位缓存器产生的第(N-1)栅极信号与第(N-2)级移位缓存器产生的第(N-2)驱动控制电压以输出第N驱动控制电压。上拉单元根据第N驱动控制电压与系统频率以上拉第N栅极信号。下拉单元根据第(N+2)级移位缓存器产生的第(N+2)栅极信号以下拉第N栅极信号与第N驱动控制电压。

主权项

一种移位缓存器电路，用以提供多个栅极信号至多个栅极线，该移位缓存器电路包含多个级移位缓存器，其特征在于，所述多个级移位缓存器包括一第N级移位缓存器，一第（N－1）级移位缓存器，一第（N－2）级移位缓存器，所述移位缓存器电路包含：一输入单元，电连接于该第(N‑1)级移位缓存器以接收所述栅极信号的一第(N‑1)栅极信号，并电连接于该第(N‑2)级移位缓存器以接收一第(N‑2)驱动控制电压，该输入单元用来根据该第(N‑1)栅极信号与该第(N‑2)驱动控制电压以输出一第N驱动控制电压；一上拉单元，电连接于该输入单元与所述栅极线的一第N栅极线，该上拉单元用来根据该第N驱动控制电压与一系统频率以上拉所述栅极信号的一第N栅极信号，其中该第N栅极线用以传输该第N栅极信号；一储能单元，电连接于该上拉单元与该输入单元，该储能单元用来根据该第N驱动控制电压执行一充电程序或一放电程序；以及一下拉单元，电连接于该输入单元与该第N栅极线，并电连接于所述级移位缓存器的一第(N+2)级移位缓存器以接收所述栅极信号的一第(N+2)栅极信号，该下拉单元用来根据该第(N+2)栅极信号以下拉该第N栅极信号与该第N驱动控制电压；其中，该输入单元包含一第一晶体管，该第一晶体管的一第一端电连接于该第(N‑1)级移位缓存器以接收该第(N‑1)栅极信号，该第一晶体管的一栅极端电连接于该第(N‑2)级移位缓存器以接收该第(N‑2)驱动控制电压，该第一晶体管的一第二端用来输出该第N驱动控制电压。