| 发明名称 | 具有可重新组构的浮点单元的处理器 | ||
| 摘要 | 一种运作处理器(100)的技术，包括决定处理器的浮点单元(FPU)(120)是要运作在全位模式(full-bit mode)或是在减少的位模式(reduced-bit mode)中。当指示为全位模式时，指令被提取且指令被译码成为单一运算，或当指示为减少的位模式时，译码成为多重运算。 | ||
| 申请公布号 | CN101802779B | 申请公布日期 | 2014.05.07 |
| 申请号 | CN200880012791.2 | 申请日期 | 2008.02.28 |
| 申请人 | 先进微装置公司 | 发明人 | A·艾哈迈德;K·D·戈维亚斯;M·克拉克;J·伊利克 |
| 分类号 | G06F9/30(2006.01)I;G06F9/302(2006.01)I | 主分类号 | G06F9/30(2006.01)I |
| 代理机构 | 北京戈程知识产权代理有限公司 11314 | 代理人 | 程伟;王锦阳 |
| 主权项 | 一种运作处理器的方法，包括：提取步骤，提取指令(404)；译码步骤，将该指令译码成为响应该处理器的浮点单元运作在全位模式的单一运算；以及译码步骤，将该指令译码成为响应该浮点单元运作在减少的位模式的多重运算(408)。 | ||
| 地址 | 美国加利福尼亚州 | ||