多个块一致性操作的并行处理

摘要

本发明涉及一种通过使多CPU环境中的多个重叠块无效操作与正常CPU存取重叠因此使所述块无效操作的延迟透明来消除所述延迟的方法。执行所述块无效操作的高速缓存控制器将多个重叠请求合并到并行流中以消除执行延迟。还可将除块无效之外的例如块回写或块回写无效的高速缓存操作合并到执行流中。

主权项

一种并行执行多个块无效操作的方法，其包括以下步骤：接收规定开始地址及将无效的范围的块无效操作请求；确定随后接收的块无效操作请求是否属于先前接收的块无效操作请求的地址范围内或与其重叠；针对所有重叠地址，并行执行所述块无效操作。