发明名称 高速缓冲存储器的高速缓存块长度调整方法及装置
摘要 本发明公开了一种高速缓冲存储器的高速缓存的行长度调整方法及装置。该方法包括:如果访问的数据或者指令的连续命中失败的次数大于第一预定阈值,则作废并清除高速缓冲存储器中所有的高速缓存的行,去使能高速缓冲存储器,将所有高速缓存的行长度调整为小于当前长度值的第一预设长度值,并使能高速缓冲存储器;如果访问数据或者指令时,在高速缓冲存储器中连续命中的行的次数大于第二预定阈值且进行内容填充后高速缓存块里的数据和指令都被顺序访问,则作废并清除高速缓冲存储器中所有的高速缓存的行,去使能高速缓冲存储器,将所有高速缓存块长度调整为大于当前长度值的第二预设长度值,并使能高速缓冲存储器。
申请公布号 CN103778069A 申请公布日期 2014.05.07
申请号 CN201210396334.6 申请日期 2012.10.18
申请人 深圳市中兴微电子技术有限公司 发明人 万志军
分类号 G06F12/08(2006.01)I;G06F12/04(2006.01)I 主分类号 G06F12/08(2006.01)I
代理机构 北京安信方达知识产权代理有限公司 11262 代理人 田红娟;龙洪
主权项 一种高速缓冲存储器的高速缓存的行长度调整方法,其特征在于,包括:如果访问的数据或者指令在高速缓冲存储器中连续命中失败的次数大于第一预定阈值,则作废并清除所述高速缓冲存储器中所有的高速缓存块的一行,去使能所述高速缓冲存储器,将所述高速缓冲存储器中的所有高速缓存块长度调整为小于当前长度值的第一预设长度值,并使能所述高速缓冲存储器;如果访问数据或者指令时,在所述高速缓冲存储器中连续进行内容填充的次数大于第二预定阈值且每次进行内容填充后整个高速缓存块里的数据和指令都会被顺序访问,则作废并清除所述高速缓冲存储器中所有的高速缓存块,去使能所述高速缓冲存储器,将所述高速缓冲存储器中的所有高速缓存块长度调整为大于当前长度值的第二预设长度值,并使能所述高速缓冲存储器。
地址 518083 广东省深圳市盐田区大梅沙1号厂房