发明名称 |
半导体装置及半导体装置的制造方法 |
摘要 |
本发明的目的在于提供一种MOS型半导体装置以及半导体装置的制造方法,其能够通过自校准形成p型阱区与n<sup>+</sup>型源区,并且无需提高栅极阈值电压就能够拥有栅极绝缘膜较厚的高栅极耐量。本发明的一种MOS型半导体装置,其具备MOS结构,而所述MOS结构具有:p<sup>-</sup>区(5),其围绕n<sup>+</sup>型源区(4)的四周,且其净掺杂浓度低于p型阱区(3)表面的p型杂质浓度;栅电极(7),其隔着栅极绝缘膜(6)设置在夹于n<sup>+</sup>型源区(4)与n<sup>-</sup>层(2)表层之间的p型阱区(3)的表面。据此,本发明能够提供一种MOS型半导体装置,其无需提高栅极阈值电压就能够增加栅极绝缘膜(6)的厚度,并且能够提高栅极绝缘膜(6)的可靠性、降低栅极电容。 |
申请公布号 |
CN103779414A |
申请公布日期 |
2014.05.07 |
申请号 |
CN201310481305.4 |
申请日期 |
2013.10.15 |
申请人 |
富士电机株式会社 |
发明人 |
立道秀平;西村武义;新村康;井上正范 |
分类号 |
H01L29/78(2006.01)I;H01L29/06(2006.01)I;H01L21/336(2006.01)I |
主分类号 |
H01L29/78(2006.01)I |
代理机构 |
北京铭硕知识产权代理有限公司 11286 |
代理人 |
金光军;鲁恭诚 |
主权项 |
一种半导体装置,其特征在于,具备绝缘栅结构,所述绝缘栅结构包括:第二导电类型阱区,其选择性地设置于第一导电类型半导体衬底的一侧主面的表面层,该表面层成为第一导电类型漂移层;第一导电类型源区,其选择性地设置于所述第二导电类型阱区的内部;第二导电类型低浓度区,其选择性地设置于所述第二导电类型阱区的内部,围绕在所述第一导电类型源区的四周,且其净掺杂浓度低于包含在所述第二导电类型阱区内的第二导电类型杂质的浓度;以及栅电极,其隔着栅极绝缘膜分别设置于所述第一导电类型源区、所述第二导电类型低浓度区、所述第二导电类型阱区以及所述第一导电类型漂移层的表面。 |
地址 |
日本神奈川县川崎市 |