发明名称 SiC外延晶片及其制造方法
摘要 本发明提供层积缺陷的面密度被减小的SiC外延晶片及其制造方法。那样的SiC外延晶片的制造方法,其特征在于,具有:确定具有偏离角的SiC单晶基板的存在于生长面的基底面位错(BPD)之中,在SiC单晶基板上形成的规定膜厚的SiC外延膜中成为层积缺陷的比率的工序;基于比率,确定使用的SiC单晶基板的生长面中BPD的面密度的上限的工序;以及使用上限以下的SiC单晶基板,以与在确定比率的工序中使用的外延膜的生长条件相同的条件,在SiC单晶基板上形成SiC外延膜的工序。
申请公布号 CN103765559A 申请公布日期 2014.04.30
申请号 CN201280042735.X 申请日期 2012.09.04
申请人 昭和电工株式会社 发明人 百濑贤治;小田原道哉;武藤大祐;影岛庆明
分类号 H01L21/205(2006.01)I;C23C16/42(2006.01)I;C30B25/20(2006.01)I;C30B29/36(2006.01)I 主分类号 H01L21/205(2006.01)I
代理机构 北京市中咨律师事务所 11247 代理人 段承恩;杨光军
主权项 一种SiC外延晶片的制造方法,所述SiC外延晶片在具有偏离角的SiC单晶基板上具备SiC外延层,所述制造方法的特征在于,具有:确定所述具有偏离角的SiC单晶基板的存在于生长面的基底面位错即BPD之中,在所述SiC单晶基板上形成的规定膜厚的SiC外延膜中成为层积缺陷的比率的工序;基于所述比率,确定使用的SiC单晶基板的生长面中BPD的面密度的上限的工序;以及使用所述上限以下的SiC单晶基板,以与在确定所述比率的工序中使用的外延膜的生长条件相同的条件,在所述SiC单晶基板上形成SiC外延膜的工序。
地址 日本东京都