一种介质访问控制器XMACII

摘要

本实用新型公开了一种介质访问控制器XMACIIACII，包括FIFO控制逻辑、MAC、PCS、寄存器、以太网收发器、FPGA、时钟控制接口；所述FIFO控制逻辑包括发送FIFO和接收FIFO；MAC包括发送状态机和接收状态机；PCS包括带FC-0接口的译码/解码器、带GMII接口的GMII；寄存器包括管理寄存器和控制接口；时钟控制接口与寄存器相连接，寄存器与FIFO控制逻辑和FPGA相连接，FIFO控制逻辑与MAC相连接，MAC与PCS相连接，PCS内的带FC-0接口的8B10BPCS译码/解码器与以太网收发器相连接，本实用新型在于：实现数据转换器和各个器件读写数据的逻辑时序，提高工作高效率，减少维护，实现数据的高速传送。

主权项

一种介质访问控制器XMACIIACII，其特征在于：包括FIFO控制逻辑、MAC、PCS、寄存器、以太网收发器、FPGA、时钟控制接口；所述FIFO控制逻辑包括发送FIFO和接收FIFO；MAC包括发送状态机和接收状态机；PCS包括带FC‑0接口的译码/解码器、带GMII接口的GMII；寄存器包括管理寄存器和控制接口；时钟控制接口与寄存器相连接，寄存器与FIFO控制逻辑和FPGA相连接，FIFO控制逻辑与MAC相连接，MAC与PCS相连接，PCS内的带FC‑0接口的8B10BPCS译码/解码器与以太网收发器相连接。