半导体存储器装置

摘要

本发明涉及半导体存储器装置。从原始数据产生CRC码，针对该原始数据和该CRC码产生BCH码，并将该原始数据、该CRC码和该BCH码记录在从多个存储器芯片的不同的面中选择的页中。从该原始数据横跨页而产生RS码，针对该RS码产生CRC码，针对该RS码和该CRC码产生BCH码，并将该RS码、该CRC码和该BCH码记录在与包括该原始数据的存储器芯片不同的存储器芯片中。当读取数据时，通过使用该BCH码对所述原始数据进行错误校正，然后计算CRC。如果错误数目为通过使用RS码的擦除校正可校正的错误数目，通过该擦除校正来校正所述原始数据。如果错误数目超过RS码的擦除校正能力，则进行使用所述RS码的正常错误校正，并进一步进行使用BCH码的错误校正。

主权项

一种半导体存储器装置，包括：多个存储器芯片，其被配置为在其中存储数据，所述多个存储器芯片中的每一个包括多个第二存储区，并且每一个所述第二存储区包括多个第一存储区，每一个所述第一存储区为用于存储和读取数据的单位，其中所述数据包括多段第一数据和多段第三数据，每段第一数据包括将要存储的多段第二数据，每段第三数据包括其每段都是从每段所述第一数据选择的多段所述第二数据，以便在一段所述第三数据中包括的多段所述第二数据与在不同段的所述第三数据中包括的多段所述第二数据不同，并且所述装置包括：第一错误检查码产生单元，其被配置为基于各段所述第一数据而产生第一错误检查码；第一错误校正码产生单元，其被配置为基于各段所述第一数据和各第一错误检查码而产生第一错误校正码，所述第一错误校正码是系统码；记录单元，其被配置为在所述第一存储区中记录所述第一数据、所述第一错误检查码和所述第一错误校正码；以及第二错误校正码产生单元，其被配置为产生用于所述多段第三数据中的每段第三数据的冗余码，所述冗余码是里德‑所罗门码，所述数据还包括多段第四数据，每段第四数据具有与所述第一数据相同的尺寸并包括从所有的所述多段第三数据产生的所述冗余码，并且，在一段所述第四数据中包括的所述冗余码与在不同段的所述第四数据中包括的所述冗余码不同，所述装置还包括：第二错误检查码产生单元，其被配置为从各段所述第四数据产生第二错误检查码；以及第三错误校正码产生单元，其被配置为基于各段所述第四数据和各第二错误检查码而产生第二错误校正码，所述第二错误校正码是系统码，并且所述记录单元还记录所述第四数据、所述第二错误检查码和所述第二错误校正码，所述装置还包括：第一错误校正单元，其被配置为通过使用其对应的第一错误校正码而对每段所述第一数据及其对应的第一错误检查码进行错误校正，第一错误检查单元，其被配置为通过使用所述对应的第一错误检查码而对由所述第一错误校正单元进行的所述第一数据错误校正的结果进行错误检查以检测错误，第二错误校正单元，其被配置为通过使用其对应的第二错误校正码而对所述第四数据及其对应的第二错误检查码进行错误校正，第二错误检查单元，其被配置为通过使用所述对应的第二错误检查码而对由所述第二错误校正单元进行的所述第四数据错误校正的结果进行错误检查以检测错误，第三错误校正单元，其被配置为通过从所述第一数据和所述第四数据计算里德‑所罗门码的校验子，提供由所述第一错误检查单元和所述第二错误检查单元检测的错误位置作为错误位置，并从所述错误位置和所述校验子计算错误向量，来进行所述第一数据和所述第四数据的错误校正，第四错误校正单元，其被配置为通过从所述第一数据和所述第四数据计算里德‑所罗门码的校验子并从所述校验子计算错误位置和错误向量来进行所述第一数据和所述第四数据的错误校正，以及控制单元，其被配置为进行错误数目的确定，所述错误数目为由所述第一错误检查单元检测到的错误的数目和由所述第二错误检查单元检测到的错误的数目的和，当所述错误数目为0时，输出通过由所述第一错误校正单元对所述第一数据进行错误校正处理而获得的数据作为成功地进行了错误校正的数据，当所述错误数目等于或大于1且等于或小于通过所述第三错误校正单元的错误校正能力可校正的错误数目时，通过所述第四错误校正单元对由所述第一错误校正单元进行了错误校正处理的所述第一数据进行错误校正处理，以便输出所述第一数据作为成功地进行了错误校正的数据，并且当所述错误数目大于通过所述第三错误校正单元的错误校正能力可校正的错误数目时，通过所述第四错误校正单元对所述第四数据和由所述第一错误校正单元进行了错误校正处理的所述第一数据进行错误校正处理，通过所述第一错误校正单元对进行了所述错误校正处理的所述第一数据再次进行错误校正处理并通过所述第二错误校正单元对所述第四数据再次进行错误校正处理，通过所述第一错误检查单元和所述第二错误检查单元分别对进行了所述错误校正处理的所述第一数据和所述第四数据进行错误检查以获得错误数目，并通过使用所获得的错误数目再次进行所述确定。