非易失性存储器及控制非易失性存储器中的复数个检测电路的方法

摘要

本发明描述了非易失性存储装置中的检测方法及读取系统。源极线偏压是一种由读取/写入电路的接地环路中的非零电阻引入的误差。在检测过程中，存储单元的控制栅极电压会被该电阻两端的电压降错误地偏置。该误差会在流经接地环路的电流减小时最小化。一种用于降低源极线偏压的方法由具有多遍式检测特性和技术的读取/写入电路来实现。在并行检测一页存储单元时，每一遍均有助于识别并关断那些导电电流高于给定分界电流值的存储单元。由于消除了较高电流单元的贡献而使总电流量显著降低，因此后续各遍检测将更小地受到源极线偏压的影响。在另一检测改良方面中，使用参考检测放大器来控制多个检测放大器，以降低其对电源及环境变化的依赖性。

主权项

一种非易失性存储器，其包含：一存储器存储单元阵列；复数个检测放大器，其用于并行检测一组存储器存储单元中的各个电流；所述复数个检测放大器中每一检测放大器均具有特性和一控制信号集合，所述特性包括取决于归因于所述各个电流的各个放电速率的检测结果，且所述控制信号集合包括用于确定所述各个放电速率的定时；及一参考电路，其具有带有可代表所述复数个检测放大器的特性的元件，并通过与所述复数个检测放大器定位于同一芯片上经受共同制造工艺、共同电源电压和共同温度而共享一共用运行环境，所述参考电路可响应于在所述共用运行环境中运行的所述元件而产生所述控制信号集合，以便控制所述复数个检测放大器，以使所述复数个检测放大器的特性对所述共用运行环境不敏感。