基于FPGA的模块化盲源分离逻辑电路

摘要

基于FPGA的模块化盲源分离逻辑电路，解决现有盲源分离方法中实时性弱、算法不易移植的问题。该盲源分离逻辑电路由数据输入模块、信号预处理模块、获取分离矩阵模块和分离信号输出模块组成。在FPGA芯片中设计了数据输入模块、信号预处理模块、获取分离矩阵模块和分离信号输出模块，并设计了模块内部的矩阵求逆单元、上下三角分解单元和特征值和特征向量单元等。单元内部采用独立化的硬件描述语言实现，该盲源分离逻辑具有良好的移植性和扩展性，对于解决高速盲源分离问题提供了一种方案。本发明提供的盲源分离逻辑电路在工业和军事领域的无线电通信系统、音频、声学和医学信号处理中均有着重要的应用。

主权项

基于FPGA的模块化盲源分离逻辑电路，其特征在于该盲源分离逻辑电路实现方式如下：首先通过硬件描述语言对盲源分离的实现过程进行描述，然后通过EDA工具，把描述内容生成逻辑电路的网表文件，然后把网表文件烧写到FPGA芯片中，使得FPGA芯片成为盲源分离的专用芯片；本发明提供的基于FPGA芯片的模块化盲源分离逻辑电路整体结构如图1所示，在FPGA芯片的内部由四个逻辑电路模块组成，分别是：数据输入模块、信号预处理模块、获取分离矩阵模块、分离信号输出模块，四个模块连接在一起，完成盲信号分离，其中，数据输入模块依次连接信号预处理模块、获取分离矩阵模块和分离信号输出模块，信号预处理模块同时连接分离信号输出模块，每个模块由基本数字逻辑电路单元组成；模块1、数据输入模块：包括帧处理单元及局部存储单元；输入信号后，送到帧处理单元进行处理，帧处理单元自带局部存储单元，通过读写总线连接，该局部存储单元作为外部输入数据的缓存，接收到外部数据后，按先进先出的方式发送给模块2，每发送一帧长度的数据，发送一个同步信号给模块2；模块2、信号预处理模块：对于被分离信源输入为多路信号的情况，该模块由特征值与特征向量单元、选择单元、开方单元、求倒数单元、多个局部存储单元、每路信号对应的求均值单元以及多路信号共用的矩阵与转置矩阵乘法单元组成；连接方式如下：每路输入信号连接一个求均值单元，，每路求均值单元通过读写电路共享一个均值局部存储单元，每路求均值单元的输出连接矩阵与转置矩阵乘法单元，矩阵与转置矩阵乘法单元自带局部存储器，在矩阵与转置矩阵乘法单元的局部存储器中进行输入数据的转置，矩阵与转置矩阵乘法单元连接特征值与特征向量单元；特征值与特征向量单元带有局部存储单元，特征值与特征向量单元通过外部同步信号线与选择单元和开方单元并行连接，开方单元通过读写总线连接特征值与特征向量单元的局部存储单元，求倒数单元的输入通过读写总线连接特征值与特征向量单元的局部存储单元获得，求倒数单元的输出线路与求均值单元的输出线路共同连接在矩阵与转置矩阵乘法单元上，把乘法结果作为输出；模块3、获取分离矩阵模块：由数据计算单元、特征值和特征向量单元、矩阵求逆单元、矩阵乘法单元、多个局部存储单元组成；连接方式如下：模块2同步信号线与乘法结果信号连接模块3的数据计算单元，数据计算单元自带局部存储单元，数据计算单元连接到特征值和特征向量单元，特征值和特征向量单元自带局部存储单元，矩阵求逆单元的输入通过读写总线连接特征值和特征向量单元的局部存储单元得到，矩阵求逆单元的输出线路与数据计算单元的输出线路共同连接到矩阵乘法单元，矩阵乘法单元把计算结果送入模块4；模块4、分离信号输出模块：该模块主要由矩阵求逆单元，矩阵乘法单元和串行输出单元组成；连接方式如下：将模块3中的矩阵乘法单元输出线路连接模块4中的矩阵求逆单元，然后把矩阵求逆单元输出线路和模块2输出的线路连接到矩阵乘法单元，该矩阵乘法单元的输出线路连接到串行输出单元，串行输出单元把帧的数据输出方式改为串行输出，盲源分离结束。