一种CMOS器件电源上下电输出三态控制电路

摘要

本发明公开了一种CMOS器件电源上下电输出三态控制电路，包括MOS管串阻分压电路，PMOS开关管和整形滤波电路；整形滤波电路包括一个等效成电容的PMOS晶体管耦接在PMOS开关管的栅端和电源端之间、一个等效成电容的NMOS晶体管耦接在PMOS开关管的漏端和电源端之间和一个缓冲器电路连接PMOS开关管的漏端和控制电路输出端；本发明用途是在器件的电源上电或下电低于设置的阈值电平时，控制器件输出端口保持为高阻态，从而维持器件输出总线上信号传输的正确性和保护器件不被损坏；在器件的电源上下电高于设置的阈值电平时，本发明控制电路释放对所控制器件输出端口的控制权，由器件输出使能信号OE来控制器件输出端口的三态。

主权项

一种CMOS器件电源上下电输出三态控制电路，其特征在于：包括MOS管串阻分压电路（1），PMOS开关管P5和整形滤波电路（2）；MOS管串阻分压电路（1）由电阻R3和电阻R4组成，电阻R3的一端和电阻R4的一端相连，并作为MOS串阻分压电路（1）的输出端，与PMOS开关管P5的栅端相连，电阻R3的另一端与电源电压Vcc相连，电阻R4的另一端与地相连；PMOS开关管P5的源端和衬底端都与电源电压Vcc相连，漏端与电阻R6的一端相连，并与输出缓冲器（9）的输入端相连，电阻R6的另一端与地相连；整形滤波电路（2）由电容C7，电容C8和输出缓冲器（9）组成，电容C7的一端与PMOS开关管P5的栅端相连，另一端与电源电压Vcc相连，电容C8的一端与PMOS开关管P5的漏端相连，另一端与电源电压Vcc相连，输出缓冲器（9）的输入端与PMOS开关管P5的漏端相连，输出缓冲器（9）的输出端作为本发明控制电路的输出端。