发明名称 一种台阶形沟槽-场限环复合终端结构
摘要 本发明公开了一种台阶形沟槽-场限环复合终端结构,在芯片的区域为有源区,外围区域为终端区,有源区和终端区共同的n<sup>-</sup>衬底下方依次为n型FS层、p<sup>+</sup>阳极区及其阳极;在有源区中,n<sup>-</sup>基区中设置有多个并联的单元,每个单元内与n<sup>-</sup>基区相邻的是波状p基区,p基区上面为p<sup>+</sup>基区,p<sup>+</sup>基区设置有一个阴极n<sup>+</sup>发射区,每个n<sup>+</sup>发射区上方设置有阴极;p<sup>+</sup>基区上方设置有一个门极;在终端区的n<sup>-</sup>衬底内,设有与主结相连的两级场限环,场限环的上面有台阶状沟槽。本发明的复合终端结构可使终端击穿电压达到理想体击穿电压的95%以上。
申请公布号 CN103746002A 申请公布日期 2014.04.23
申请号 CN201310695830.6 申请日期 2013.12.17
申请人 西安理工大学 发明人 王彩琳;王一宇
分类号 H01L29/861(2006.01)I;H01L29/06(2006.01)I 主分类号 H01L29/861(2006.01)I
代理机构 西安弘理专利事务所 61214 代理人 李娜
主权项 一种台阶形沟槽‑场限环复合终端结构,其特征在于:将芯片的中央区域作为有源区,将有源区外围区域作为终端区,有源区和终端区共同的n<sup>‑</sup>衬底下方设置有n型FS层,在n型FS层下方设置有p<sup>+</sup>阳极区及其阳极;在有源区中,n<sup>‑</sup>基区中设置有多个并联的单元,每个单元内与n<sup>‑</sup>基区相邻的是波状p基区,p基区上面为p<sup>+</sup>基区,p<sup>+</sup>基区中央设置有一个阴极n<sup>+</sup>发射区,每个n<sup>+</sup>发射区上方设置有阴极;p<sup>+</sup>基区上方设置有门极,并且整个门极环绕在所包围的阴极n<sup>+</sup>发射区的周围;在有源区中,n<sup>‑</sup>基区中设置有多个并联的单元,每个单元内与n<sup>‑</sup>基区相邻的是波状p基区,p基区上面为p<sup>+</sup>基区,p<sup>+</sup>基区中央设置有一个阴极n<sup>+</sup>发射区,每个n<sup>+</sup>发射区上方设置有阴极电极;p<sup>+</sup>基区上方设置有门极,并且整个门极电极环绕在所包围的阴极区的周围;在终端区的n<sup>‑</sup>衬底内,在主结外侧依次设置了两个宽度相同、间距不同的场限环,选择性地除去场限环上面高浓度的p<sup>+</sup>区,使主结与两个场限环之间通过p<sup>+</sup>区相连,同时使上面的p<sup>+</sup>区沟槽成台阶形状,台阶最低面位于p<sup>+</sup>区的终止位置,沟槽最大深度与p<sup>+</sup>区厚度相同,沟槽区填充有钝化层。
地址 710048 陕西省西安市金花南路5号