发明名称 |
一种节省中低电压的VDMOSFET芯片面积的方法 |
摘要 |
本发明公开了一种节省中低电压的VDMOSFET芯片面积的方法,能够在保证VDMOS器件的电学特性的同时,减小制造成本;首先在多晶硅上通过腐蚀形成有源区域(1a)和未腐蚀的区域(1b);在有源区域(1a)上通过沉积形成多晶硅区域(2),多晶硅区域(2)包括多晶硅引线区域(2a)和多晶硅终端结构区域(2b);在多晶硅引线区域(2a)下方、以及多晶硅引线区域(2a)与多晶硅终端结构区域(2b)之间的下方通过扩散形成N+源区(3);在多晶硅区域上形成接触孔(4);在有源区域(1a)上形成金属电极(5),所述金属电极(5)延伸覆盖所有接触孔(4),通过所述金属电极(5)与N+源区(3)连接;所述金属电极(5)与多晶硅终端结构区域(2b)部分重叠。 |
申请公布号 |
CN103745930A |
申请公布日期 |
2014.04.23 |
申请号 |
CN201310721725.5 |
申请日期 |
2013.12.24 |
申请人 |
北京时代民芯科技有限公司;北京微电子技术研究所 |
发明人 |
冯幼明;殷丽;王成杰 |
分类号 |
H01L21/336(2006.01)I;H01L29/78(2006.01)I |
主分类号 |
H01L21/336(2006.01)I |
代理机构 |
中国航天科技专利中心 11009 |
代理人 |
褚鹏蛟 |
主权项 |
一种节省中低电压的VDMOSFET芯片面积的方法,其特征在于,包括如下步骤:在多晶硅上通过腐蚀形成有源区域(1a)和未腐蚀的区域(1b);在有源区域(1a)上通过沉积形成栅氧化层区域(2c)和多晶硅区域(2),其中多晶硅区域(2)位于栅氧化层区域(2c)上方;多晶硅区域(2)包括多晶硅引线区域(2a)和多晶硅终端结构区域(2b);在多晶硅终端结构区域(2b)和未腐蚀的区域(1b)之间通过扩散形成终端扩散区6;在多晶硅引线区域(2a)下方、以及多晶硅引线区域(2a)与多晶硅终端结构区域(2b)之间的下方通过扩散形成N+源区3;在多晶硅区域2上形成保护膜,通过腐蚀所述保护膜后形成接触孔4;在有源区域(1a)上形成金属电极(5),所述金属电极(5)延伸覆盖所有接触孔(4),通过所述金属电极(5)与N+源区(3)连接;所述金属电极(5)与多晶硅终端结构区域(2b)部分重叠。 |
地址 |
100076 北京市丰台区东高地四营门北路2号 |