| 发明名称 | 一种半导体器件结构及其制作方法 | ||
| 摘要 | 本发明公开了一种半导体器件结构及其制作方法。该方法包括：提供半导体衬底；在所述半导体衬底上形成具有开口的覆盖层，所述开口暴露所述半导体衬底的第一区域和第二区域，所述第一区域位于所述第二区域的两侧，且所述第一区域对应于栅极与源极和漏极的重叠区域；在所述半导体衬底上的所述第一区域和所述第二区域形成第一栅氧化物层；去除所述第二区域上的所述第一栅氧化物层；以及在所述第二区域上形成第二栅氧化物层，所述第二栅氧化物层的厚度小于所述第一栅氧化物层的厚度。本发明提供的方法可以减小、甚至避免在栅极与源极/漏极之间的重叠处产生GIDL电流的同时，保证沟道中心区域的性能，进而达到对MOS器件的性能不产生影响的目的。 | ||
| 申请公布号 | CN103730343A | 申请公布日期 | 2014.04.16 |
| 申请号 | CN201210383005.8 | 申请日期 | 2012.10.10 |
| 申请人 | 中芯国际集成电路制造（上海）有限公司 | 发明人 | 刘金华 |
| 分类号 | H01L21/28(2006.01)I;H01L21/336(2006.01)I;H01L29/423(2006.01)I;H01L29/78(2006.01)I | 主分类号 | H01L21/28(2006.01)I |
| 代理机构 | 北京市磐华律师事务所 11336 | 代理人 | 高伟;付伟佳 |
| 主权项 | 一种半导体器件结构的制作方法，其特征在于，包括：a）提供半导体衬底；b）在所述半导体衬底上形成具有开口的覆盖层，所述开口暴露所述半导体衬底的第一区域和第二区域，所述第一区域位于所述第二区域的两侧，且所述第一区域对应于栅极与源极和漏极的重叠区域；c）在所述半导体衬底上的所述第一区域和所述第二区域形成第一栅氧化物层；d）去除所述第二区域上的所述第一栅氧化物层；以及e）在所述第二区域上形成第二栅氧化物层，所述第二栅氧化物层的厚度小于所述第一栅氧化物层的厚度。 | ||
| 地址 | 201203 上海市浦东新区张江路18号 | ||