发明名称 多链路并行边界扫描测试装置及方法
摘要 本发明公开了一种多链路并行边界扫描测试装置及方法,装置包括测试控制器和与待测边界扫描链一一对应的扫描控制单元,扫描控制单元包括多链路控制逻辑和测试数据输入端口、测试结果输出端口、控制器接口、边界扫描链接口;方法步骤如下:1)测试控制器输出无效信号,检测所有并行布置的待测边界扫描链的数量;2)测试控制器设置扫描选择码,并将扫描选择码输出至各个扫描控制单元;3)测试控制器输出有效信号,扫描控制单元根据扫描选择码控制待测边界扫描链的选择与断开;4)测试控制器输出边界扫描测试数据,扫描控制单元对选择的待测边界扫描链进行测试并将最终测试结果输出至测试控制器。本发明具有测试效率高、使用简单方便的优点。
申请公布号 CN102621483B 申请公布日期 2014.04.16
申请号 CN201210083040.8 申请日期 2012.03.27
申请人 中国人民解放军国防科学技术大学 发明人 蒋句平;田宝华;屈婉霞;李宝峰;郑明玲;张晓明;宋振龙;李小芳;邢建英;胡积平;魏登萍;李元山
分类号 G01R31/3185(2006.01)I 主分类号 G01R31/3185(2006.01)I
代理机构 湖南兆弘专利事务所 43008 代理人 赵洪;周长清
主权项 一种多链路并行边界扫描测试装置,包括测试控制器(1),所述测试控制器(1)的输出端口包括边界扫描时钟端口、测试模式选择端口、测试数据输出端口、测试结果输入端口,其特征在于:所述扫描测试装置还包括与待测边界扫描链一一对应的扫描控制单元(2),所述测试控制器(1)的输出端口还包括用于控制扫描控制单元(2)进行边界扫描或者链路选择的使能信号输出端口,所述扫描控制单元(2)包括用于控制当前待测边界扫描链的选择状态以及转发测试信号的多链路控制逻辑和分别与所述多链路控制逻辑相连的测试数据输入端口、测试结果输出端口、控制器接口(21)、边界扫描链接口(22),所述控制器接口(21)分别与测试控制器(1)的使能信号输出端口、边界扫描时钟端口、测试模式选择端口相连,所述边界扫描链接口(22)与待测边界扫描链相连,各个所述扫描控制单元(2)之间依次通过测试数据输入端口和测试结果输出端口首尾相连呈链状,链首的扫描控制单元(2)的测试数据输入端口与测试控制器(1)的测试数据输出端口相连,链尾的扫描控制单元(2)的测试结果输出端口与测试控制器(1)的测试结果输入端口相连。
地址 410073 湖南省长沙市砚瓦池正街47号中国人民解放军国防科学技术大学计算机学院