发明名称 分频器及具有该分频器的频率合成电路
摘要 本发明提供一种分频器,包含:一个第一分频模块,接收一个时钟信号及一个第一控制信号,且据此产生一个第一生成信号,第一生成信号的频率是时钟信号的频率的1/2或1/3,视第一控制信号而定;及一个第二分频模块,接收第一生成信号、一个第二控制信号及一个第三控制信号,且据此产生一个第二生成信号,第二生成信号的频率是第一生成信号的频率的1倍、1/2、1/3或1/4,视第二控制信号及第三控制信号而定。本发明还提供一种具有该分频器的频率合成电路。
申请公布号 CN103731143A 申请公布日期 2014.04.16
申请号 CN201210546783.4 申请日期 2012.12.14
申请人 成一电子股份有限公司 发明人 陈瑞斌
分类号 H03L7/18(2006.01)I 主分类号 H03L7/18(2006.01)I
代理机构 上海一平知识产权代理有限公司 31266 代理人 须一平
主权项 一种分频器,其特征在于其包含:一个第一分频模块,适用于接收一个时钟信号及一个第一控制信号,且根据该时钟信号及该第一控制信号产生一个第一生成信号,当该第一控制信号表示一个第一状态时,该第一生成信号的频率是该时钟信号的频率的1/2,当该第一控制信号表示一个第二状态时,该第一生成信号的频率是该时钟信号的频率的1/3;及一个第二分频模块,电连接到该第一分频模块以接收该第一生成信号,并适用于接收一个第二控制信号及一个第三控制信号,且根据该第一生成信号、该第二控制信号及该第三控制信号产生一个第二生成信号,当该第二控制信号及该第三控制信号表示一个第三状态时,该第二生成信号的频率相同于该第一生成信号的频率,当该第二控制信号及该第三控制信号表示一个第四状态时,该第二生成信号的频率是该第一生成信号的频率的1/2,当该第二控制信号及该第三控制信号表示一个第五状态时,该第二生成信号的频率是该第一生成信号的频率的1/3,当该第二控制信号及该第三控制信号表示一个第六状态时,该第二生成信号的频率是该第一生成信号的频率的1/4。
地址 中国台湾新竹市新竹科学工业园区园区二路62号2楼