基于FPGA的ISAR成像并行包络对齐方法

摘要

本发明公开了一种基于FPGA并行包络对齐实时实现方法，其实现是：首先对距离向数据做FFT、8倍补零和IFFT处理，若为第一组雷达数据则作为结果输出，否则不输出；其次对数据进行求模、开根号和FFT处理；再判断是否为第一组数据，若是则把数据存入FIFO中，跳至入口处，若不是第一组数据则与前一组已存于FIFO中的数据做复数共轭相乘求出修正函数；用修正函数乘以本组回波数据；最后做IFFT得到本组包络对齐后的结果；同时把本组结果进行求模、开根号和FFT处理后存入FIFO中以便下一组数据利用，重复上述步骤直到所有回波数据处理完成。主要解决了基于FPGA并行实现雷达信号包络对齐的技术问题，推进了ISAR成像高精度、高实时性，方案简单、功耗低、处理速度快。

主权项

一种基于FPGA的ISAR成像并行包络对齐方法，其特征在于：包络对齐实现方法固化在FPGA芯片中，雷达天线接收到雷达回波信号后传给FPGA输入端，包络对齐方法的实现包括如下步骤：步骤1设置逆合成孔径雷达ISAR成像包络对齐方法一次运行总共处理N组数据，设置雷达回波信号接收组数变量n，变量n的初始值为0，变量n有效变化范围是：1～N，每接收到一组雷达回波数据变量n的值加1；步骤2雷达天线接收到距离向雷达回波信号传给FPGA输入端，变量n加1，雷达回波信号数据经过前端处理后,利用FPGA中的并行傅里叶变换IP核做傅里叶变换FFT得到本组频域数据，然后在该频域数据后面补零至原来数据的8倍长度，再做傅里叶逆变换IFFT，得到雷达回波信号数据的8倍插值处理后的数据S₁(t)；步骤3对8倍插值处理后的数据S₁(t)通过FPGA中的并行乘法器、加法器和开平方核依次求模、开根号，利用FPGA中的并行傅里叶变换IP核做傅里叶变换FFT处理得到本组距离向平滑的雷达频域回波信号记作S₁(f)；同时判断8倍插值处理后的数据S₁(t)是否为第1组雷达回波数据，如果是第1组雷达回波数据，则把8倍插值处理后的数据S₁(t)作为第一组结果直接输出，否则不输出；步骤4对步骤3所得到的本组数据S₁(f)进行判断，如果步骤3所得到的本组距离向平滑的雷达频域回波信号S₁(f)是第1组雷达回波数据即n=1，则把该雷达频域回波信号S₁(f)存于FPGA中的FIFO存储器中，跳至步骤2入口，等待雷达天线接收下一组雷达回波信号并继续执行步骤2；步骤5如果步骤3所得到的本组雷达频域回波信号S₁(f)不是第1组雷达回波数据即n不等于1，则把本组雷达频域回波信号S₁(f)与上一组已存于FIFO中的数据作复数共轭点乘，再利用FPGA中的并行逆傅里叶变换核做傅里叶逆变换IFFT得到本组雷达回波信号的自相关函数R(t)；步骤6将本组雷达回波信号的自相关函数R(t)求模得到自相关函数模函数R₁(t)，然后对该模函数R₁(t)做fftshift处理得到处理后的自相关函数R₂(t)，取出处理后的自相关函数R₂(t)的最大值以及最大值的前后两个相邻值和最大值的位置序号，在FPGA中进行并行运算得到本组修正函数H(f)；步骤7用本组修正函数H(f)补偿步骤3所得数据即本组雷达频域回波信号数据S₁(f)，得到本组频域中修正时延的雷达回波数据S₂(f)，对本组频域中修正时延的雷达回波数据S₂(f)利用FPGA中的并行傅里叶逆变换做傅里叶逆变换IFFT得到本组包络对齐处理后的数据S₂(t)，然后作为本组结果输出；步骤8如果步骤7中本组包络对齐后的数据S₂(t)不是最后一组雷达回波数据即变量n不等于N，则将本组包络对齐后的数据S₂(t)利用FPGA中的乘法器、加法器和开平方核求模、开根号，利用FPGA中的并行傅里叶变换核做傅里叶变换FFT处理后存入FIFO中以便与相邻的下一组回波数据作相关处理，跳至步骤2继续处理；步骤9如果步骤7中本组包络对齐后的数据S₂(t)是最后一组雷达回波数据即变量n=N，则算法处理结束，完成一次N组数据的逆合成孔径雷达ISAR成像并行包络对齐。