经由地址范围检查的多CPU块无效操作绕过

摘要

本发明涉及一种高速缓冲存储器系统和一种执行块无效操作的方法。实施例的方法旨在通过使多CPU环境中的块无效操作与正常CPU存取重叠从而使所述块无效操作的延迟变得透明而消除所述延迟。在块无效操作正在进行的同时对每一CPU存取执行范围检查，且将映射到所述块无效操作的地址范围内的存取看作为高速缓存未命中以确保正请求的CPU将接收到有效数据。

主权项

一种执行块无效操作的方法，其包括以下步骤：确定CPU存储器存取是否映射到块无效操作的地址范围内；强制所述范围内存储器存取的高速缓存未命中；将经存取的高速缓存行标记为无效；发出针对所述存取的读取未命中请求；在LRU中将有效／无效位设置为无效；使用所述有效／无效位来确定如此标记的所述行是否需要通过正在进行的所述块无效操作而无效。