发明名称 基于PXI总线的矢量信号源插卡式结构模块
摘要 本发明为一种基于PXI总线的矢量信号源插卡式结构模块,包括有PXI接口电路1、基带信号生成电路2、数模转换电路3、频率合成电路4、IQ正交矢量调制电路5和ALC控制与矢量信号源输出电路6连同外设的插卡E,相结合构成一个模块化结构整体。依据软件无线电技术与采用集成电路模块化结构设计原理,建立数学模型,采用微波和高速数字处理芯片,对所需矢量信号源频率、幅度、功率进行设置,实时计算生成调制输出。在工艺上采用最佳屏蔽、接地、去耦、滤波及防泄漏优化设计,实现了布局合理、结构紧凑、安装巧妙、扩容性宽、适应性好、可靠性高等特点,完全满足当前数字通信系统的自动测试、分析的需求,并适应通信技术发展的需要。
申请公布号 CN102386894B 申请公布日期 2014.04.16
申请号 CN201110295402.5 申请日期 2011.09.28
申请人 中国人民解放军63963部队;成都奥特为科技有限公司 发明人 吴成海;肖顺旺;秦开宇;郝晰辉;吴绍炜;罗志才;何明利;曹维;韩尧;吴延威;周亮;王继迎;唐博;刘钢锋;金燕华
分类号 H03K5/131(2014.01)I 主分类号 H03K5/131(2014.01)I
代理机构 武汉金堂专利事务所 42212 代理人 胡清堂
主权项 基于PXI总线的矢量信号源插卡式结构模块,包括有PXI接口电路⑴、基带信号生成电路⑵、数模转换电路⑶、频率合成电路⑷、IQ正交矢量调制电路⑸和ALC控制与矢量信号源输出电路⑹连同外设的插卡E,相结合构成一个模块化结构整体,其特征是:所述PXI接口电路⑴为PCI+FPGA架构,设置有PCI接口芯片U1、FPGA芯片U2和本地时钟芯片U3,且U1的地址、数据和控制端口直接经插卡E与PXI总线相连接;U1的HPI口与基带信号生成电路⑵中DSP芯片U5的HPI口直接相连接;而U2与基带信号生成电路⑵中FIFO芯片U6直接呈双向连接;所述基带信号生成电路⑵为DSP+FPGA架构,设置有DSP芯片U5、FPGA芯片U7以及FIFO芯片U4和U6,且U5的第2脚与U7的第7脚直接相连接;U5与U4和U6呈双向连接;U4与U7呈双向连接;U7的第11和13脚分别与数模转换电路⑶的双通道DAC芯片U8的第2和4脚直接相连接;所述频率合成电路⑷为DDS+PLL架构,设置有DDS芯片U9、PLL芯片U10、LPF芯片U11、PD芯片U12、VCO芯片U13和/N芯片U14,且U9的第9和5脚依次分别与U10的第3脚和U12的第7脚直接相连接;继而U12的第9和10脚依次分别与U14的第11脚和U11的第12脚直接相连接;而U11的第13脚与U13的第7脚直接相连接;U13的第9和11脚依次分别与U14的第10脚和IQ正交矢量调制电路⑸的IQ正交调制芯片U15的第21脚直接相连接;所述数模转换电路⑶设置有双通道DAC芯片U8,且U8的第15和17脚分别与IQ正交矢量调制电路⑸的IQ正交调制芯片U15的第5和7脚直接相连接;所述IQ正交矢量调制电路⑸设置有IQ正交调制芯片U15,且U15的第15脚与ALC控制与矢量信号源输出电路⑹中的ALC调制芯片U16的第1脚直接相连接;所述ALC控制与矢量信号源输出电路⑹,依次设置有ALC调制芯片U16、Burst调制芯片U17、下变频芯片U18、检波器芯片U19和衰减器芯片U20,且下变频芯片U18的输出端直接分别与检波器芯片U19的第5脚和衰减器芯片U20的第1脚直接相连接;继而U19的第7脚和U16的第2脚直接相连接;其中,U1为PCI9030接口芯片,U2为FPGA XC3S400,U5为DSP TM320C6416T,U7为FPGA XC3S200,U4和U6为FIFO先进先出控制芯片,U8为AD9777芯片,U9为DDS AD9852/Analog Devices芯片。
地址 100072 北京市丰台区长辛店槐树岭3号院