| 摘要 |
Eine dynamische Hystereseschaltung, die verbunden ist mit einem Ausgang einer Auslöseschaltung eines„dynamische Hysterese”-Komparators zum Erfassen, wenn eine Entscheidung getroffen wird, dass ein erster Eingang des Komparators größer oder geringer ist als ein zweiter Eingang des Komparators, wodurch veranlasst wird, dass ein Ausgang des Komparators einen Zustand ändert, wobei, sobald die Entscheidung erfasst wird, die die Zustandsänderung des Ausgangs veranlasst, verhindert wird, dass Entscheidungen, die bestimmen, dass der zweite Eingang nun geringer oder größer ist als der erste Eingang, veranlassen, dass der Ausgang des„dynamische Hysterese”-Komparators einen Zustand ändert für zumindest eine feste Zeitdauer, wobei die dynamische Hystereseschaltung aufweist: eine Timer-Schaltung, die konfiguriert ist zum Erzeugen zumindest einer gesteuerten Zeitverzögerung, um die dynamische Hysterese zu steuern; und eine Hystereseschaltung, die konfiguriert ist zum Ableiten von Strom von einem Differenzialeingangspaar von Transistoren des„dynamische Hysterese”-Komparators zum Einführen eines Offsets derart, dass, wenn der Offset das Signal unterstützt, das den Komparator zum Umschalten veranlasste, dann der„dynamische Hysterese”-Komparator wahrscheinlich nicht zurückschaltet während der zumindest einen gesteuerten Zeitverzögerung, während der der Offset angewendet wird. |
