| 摘要 |
<p>L'invention concerne un dispositif de mémoire à semi-conducteurs comprenant : - un circuit d'amplificateur de lecture à simple entrée (SA) pour lire des données lues dans des cellules de mémoire sélectionnées dans une matrice de mémoire, l'amplificateur de lecture comportant un premier nœud (N1) utilisé pour fournir un signal de référence (REF), un deuxième nœud (N2) couplé à une ligne de bit (BL), et des transistors de lecture (T2, T3) chargés d'amplifier le contenu d'une cellule de mémoire sélectionnée pendant une opération de lecture, - un circuit de référence (R) comportant des transistors de réplique (T'2, T'3) des transistors de lecture (T2, T3) et comprenant en outre un réseau de régulation (OP1, T'5 ; OP2) conçu de sorte que chaque transistor de réplique fonctionne à un point de fonctionnement stable, et dans lequel le réseau de régulation génère une tension de commande qui est appliquée au circuit d'amplificateur de lecture.</p> |
