一种FPGA输入输出块阻抗匹配控制方法及控制系统

摘要

本发明适用于集成电路技术领域，提供了一种FPGA输入输出块阻抗匹配控制方法及控制系统。通过采用新的FPGA输入输出块阻抗匹配方法及系统，取得以下有益效果：调整完成标志信号DONE跳变为高电平以后，通过芯片内部的驱动管即可实现FPGA输入输出块和传输线终端的匹配，实现信号高速无损耗传输。

主权项

一种FPGA输入输出块阻抗匹配控制方法，其特征在于，所述方法包括以下步骤：主控制器设置驱动管为默认导通状态；主控制器输出N_OR_P为低电平，P参考基准电压VPREF与外接基准电阻到地的基准管脚比较，反馈比较结果HI_LO_P到主控制器；主控制器根据输入HI_LO_P，输出8位串行信号DATA到所有的本地控制器，本地控制器根据所述DATA信号对P驱动管进行导通信息调整，当HI_LO_P为低电平时，P驱动管调整完成；主控制器输出N_OR_P为高电平，N参考基准电压VNREF与外接基准电阻到I/O电源VCC的基准管脚比较，反馈比较结果HI_LO_N到主控制器；主控制器根据输入HI_LO_N，输出8位串行信号DATA到所有的本地控制器，本地控制器根据所述DATA信号对N驱动管进行导通信息调整，当HI_LO_N为高电平时，N驱动管调整完成；调整完成标志信号DONE跳变为高电平。