一种延迟电路

摘要

为实现上述目的，本实用新型实施例提供了一种低噪声延迟电路，其包括延迟电路和反馈控制电路，所述延迟电路包括MP1、MN1、电阻R1、充电电容C1以及MP2和MN2管组成的反相器，所述MP1、MP2的源极连接电源、MN1和MP1的栅极连接输入端、MN2的源极和MP2的漏极的公共节点连接输出端，R1一端连接在MP1的漏极、另一端连接在MN1的源极、C1第一端接地，第二端连接在所述反相器和R1和MN1的公共节点；所述反馈控制电路包括MP3和MP4，MP4的栅极连接所述输出端，MP4的源极连接在MP3的漏极，MP4的漏极连接在C1的第二端，所述MP3的栅极连接所述输入端，源极连接所述电源。采用本实用新型实施例提供的低噪声延迟电路，可以提高延迟电路的抗干扰能力。

主权项

一种低噪声延迟电路，其特征在于，包括延迟电路和反馈控制电路，所述延迟电路包括第一PMOS晶体管、第一NMOS晶体管、电阻、充电电容以及第二PMOS晶体管和第二NMOS晶体管组成的反相器，所述第一、第二PMOS管的源极连接电源、所述第一NMOS晶体管和第一PMOS管的栅极连接输入端、所述第二NMOS晶体管的源极和第二PMOS晶体管的漏极的公共节点连接输出端，所述电阻一端连接在所述第一PMOS晶体管的漏极、另一端连接在所述第一NMOS晶体管的源极、所述充电电容第一端接地，第二端连接在所述反相器和所述电阻和所述第一NMOS晶体管的公共节点；所述反馈控制电路包括第三MPOS晶体管和第四PMOS晶体管，所述第四PMOS晶体管的栅极连接所述输出端，所述第四PMOS晶体管的源极连接在所述第三PMOS晶体管的漏极，所述第四PMOS晶体管的漏极连接在所述充电电容的第二端，所述第三PMOS晶体管的栅极连接所述输入端，所述第三PMOS晶体管的源极连接所述电源。