| 发明名称 | 半导体器件以及半导体器件的制造方法 | ||
| 摘要 | 本发明提供半导体器件以及半导体器件的制造方法。半导体器件包括：形成在衬底上的第一半导体层；形成在第一半导体层上的第二半导体层和第三半导体层；形成在第三半导体层上的第四半导体层；形成在第四半导体层上的栅电极；以及形成为与第二半导体层接触的源电极和漏电极。第三半导体层和第四半导体层形成在栅极正下方的区域中，第四半导体层由p型半导体材料形成，并且第二半导体层和第三半导体层由AlGaN形成，以及第三半导体层具有比第二半导体层的Al组成比低的Al组成比。 | ||
| 申请公布号 | CN103715244A | 申请公布日期 | 2014.04.09 |
| 申请号 | CN201310325362.3 | 申请日期 | 2013.07.30 |
| 申请人 | 富士通株式会社 | 发明人 | 吉川俊英 |
| 分类号 | H01L29/778(2006.01)I;H01L29/06(2006.01)I;H01L29/20(2006.01)I;H01L21/335(2006.01)I | 主分类号 | H01L29/778(2006.01)I |
| 代理机构 | 北京集佳知识产权代理有限公司 11227 | 代理人 | 顾晋伟;全万志 |
| 主权项 | 一种半导体器件，包括：形成在衬底上的第一半导体层；形成在所述第一半导体层上的第二半导体层和第三半导体层；形成在所述第三半导体层上的第四半导体层；形成在所述第四半导体层上的栅电极；以及形成为与所述第二半导体层接触的源电极和漏电极，其中所述第三半导体层和所述第四半导体层形成在所述栅电极正下方的区域中；所述第四半导体层由p型半导体材料形成；以及所述第二半导体层和所述第三半导体层由AlGaN形成，并且所述第三半导体层具有比所述第二半导体层的Al组成比低的Al组成比。 | ||
| 地址 | 日本神奈川县 | ||