发明名称 |
外延延伸部CMOS晶体管 |
摘要 |
通过围绕半导体层上的栅极结构形成具有第一深度d1的一对第一沟槽,围绕栅极结构形成可弃式隔离物58以覆盖第一沟槽的近端部分以及形成深度为第二深度d2的一对第二沟槽,在半导体层中形成包括沟槽的一对水平台阶,所述第二深度d2大于第一深度d1。去除可弃式隔离物,并且执行选择性外延以形成集成外延源极和源极扩展区域16以及集成外延漏极和漏极扩展区域18。在沉积和平坦化电介质层70之后可以形成替换栅极结构并且随后除去栅极结构以及在外延源极16和漏极扩展区域18上横向扩展栅极腔59。另一方面,可以直接在集成外延区域上沉积接触面电介质层并且可以在其中形成接触通孔结构。 |
申请公布号 |
CN103718301A |
申请公布日期 |
2014.04.09 |
申请号 |
CN201280038066.9 |
申请日期 |
2012.05.31 |
申请人 |
国际商业机器公司 |
发明人 |
裴成文;王耕;张艳丽 |
分类号 |
H01L29/78(2006.01)I;H01L21/336(2006.01)I |
主分类号 |
H01L29/78(2006.01)I |
代理机构 |
中国国际贸易促进委员会专利商标事务所 11038 |
代理人 |
金晓 |
主权项 |
一种包括场效应晶体管(FET)的半导体结构,所述半导体结构包括:位于半导体衬底8中的单晶体区域10B;以及在分界处外延对准所述单晶体区域的集成外延扩散区域,所述分界包括在离所述单晶体区域的上表面第一深度d1处的第一水平表面和在离所述单晶体区域10B的所述上表面第二深度d2处的第二水平表面,所述第二深度d2大于所述第一深度d1。 |
地址 |
美国纽约 |