发明名称 一种提高了BVceo的双极型晶体管
摘要 本实用新型公开了一种提高了BVceo的双极型晶体管,首先使用离子注入工艺将P-型元素硼离子预反掺杂到N-型外延硅的表面,然后在沟槽场氧化高温热过程中,预反掺杂的硼离子被推进扩散到晶体管的集电区中,导致在靠近晶体管基区的集电区中,由于部分N-型杂质被P-型杂质补偿,使得净杂质浓度降低、电阻率得到提高,而远离基区的集电区的电阻率基本不变,因此不但提高了晶体管的BVceo,而且晶体管的输出功率性能基本不变,亦即在使用低成本单层电阻率外延硅片时,能够达到较高成本双层电阻率外延硅片才能取得的效果,从而以较低的生产成本,达到晶体管器件的击穿电压与输出功率间更好的综合平衡。
申请公布号 CN203536442U 申请公布日期 2014.04.09
申请号 CN201320723831.2 申请日期 2013.11.13
申请人 江苏博普电子科技有限责任公司 发明人 张复才;陈强;沈美根;多新中
分类号 H01L29/73(2006.01)I;H01L29/36(2006.01)I;H01L21/331(2006.01)I 主分类号 H01L29/73(2006.01)I
代理机构 南京纵横知识产权代理有限公司 32224 代理人 董建林;汪庆朋
主权项 一种提高了BVceo的双极型晶体管,其特征在于,包括高浓度掺杂的N‑型硅衬底(50),所述N‑型硅衬底(50)的顶部设置有N‑型外延硅(52);所述N‑型外延硅(52)表面通过离子注入工艺预反掺杂有杂质P‑型元素硼;所述N‑型外延硅(52)的两侧通过沟槽、两步氧化和平坦化工艺技术形成有平坦氧化层(62);两个所述平坦氧化层(62)之间的N‑型外延硅(52)的上表面设有本征基区(66),所述本征基区(66)的内侧设有两个非本征基区(68),两个所述非本征基区(68)之间设置有发射区(70);所述本征基区(66)的外侧通过热过程杂质激活工艺形成的第二冶金结(64);所述N‑型外延硅(52)的上面还淀积有介质材料(72),所述非本征基区(68)和发射区(70)处的介质材料(72)上通过光刻和刻蚀形成基极B和发射极E的接触孔,所述接触孔中设有金属连接线条(76)。
地址 214131 江苏省无锡市高浪路999号启航大厦11层