多芯片叠合封装结构

摘要

本实用新型公开了一种多芯片叠合封装结构，所述封装结构包括包括芯片承载体和多层芯片，每一层芯片至少包括一块芯片；除最上层以外的其他层中的一层或多层芯片上设有导电孔，上下相邻两层芯片的下层芯片背面覆设有图案化导电层，上下相邻两层芯片之间设有导电凸块，下层芯片的导电孔经图案化导电层并通过导电凸块与上层芯片实现电连接。由于采用本实用新型，通过导电孔经图案化导电层重新布线，并经导电凸块实现多层芯片叠合后的电连接，不仅节省了芯片空间，无需引线就可实现不同层芯片的电气连接，提高了电气连接的灵活性。

主权项

一种多芯片叠合封装结构，包括芯片承载体和多层芯片，每一层芯片至少包括一块芯片；其特征在于：除最上层以外的其他层中的一层或多层芯片上设有导电孔，上下相邻两层芯片的下层芯片背面覆设有图案化导电层，上下相邻两层芯片之间设有导电凸块，下层芯片的导电孔经图案化导电层并通过导电凸块可与上层芯片相导通。