发明名称 |
阵列基板及其制造方法、显示装置 |
摘要 |
本发明公开一种阵列基板极其制造方法、显示装置,涉及TFT-LCD技术领域。该阵列基板的栅线和/或数据线上留有至少一个空隙,空隙的下方形成有透明导电薄膜区域,空隙的上方形成有垂直或平行于对应的栅线或数据线的像素电极关键尺寸监测图案;透明导电薄膜区域的宽度不大于栅线或数据线的宽度,且尺寸大于空隙的尺寸;像素电极关键尺寸监测图案中像素电极的关键尺寸等于像素电极区域的像素电极的关键尺寸,且像素电极关键尺寸监测图案的尺寸小于空隙的尺寸。本发明的阵列基板及按照本发明的方法制造的阵列基板的像素电极监测图案能够更加精确的反应像素区域像素电极的关键尺寸以及关键尺寸的均匀性。 |
申请公布号 |
CN102629060B |
申请公布日期 |
2014.04.02 |
申请号 |
CN201210042818.0 |
申请日期 |
2012.02.22 |
申请人 |
京东方科技集团股份有限公司 |
发明人 |
张锋;戴天明;姚琪;于航 |
分类号 |
G02F1/1362(2006.01)I;G02F1/1368(2006.01)I;G02F1/13(2006.01)I |
主分类号 |
G02F1/1362(2006.01)I |
代理机构 |
北京路浩知识产权代理有限公司 11002 |
代理人 |
王莹 |
主权项 |
一种阵列基板,该阵列基板包括:基底、公共电极、栅线、数据线、以及像素电极,所述公共电极形成于所述基底上,所述像素电极呈倾斜条纹形成于所述公共电极上方,其特征在于:在所述栅线和/或数据线上留有至少一个空隙,所述空隙的下方形成有透明导电薄膜区域,所述空隙的上方形成有垂直或平行于对应的栅线或数据线的像素电极关键尺寸监测图案,所述像素电极关键尺寸监测图案用于测量像素电极关键尺寸;所述透明导电薄膜区域的宽度不大于所述栅线或数据线的宽度,且尺寸大于所述空隙的尺寸;所述像素电极关键尺寸监测图案中像素电极的关键尺寸等于所述像素电极区域的像素电极的关键尺寸,且所述像素电极关键尺寸监测图案的尺寸小于所述空隙的尺寸。 |
地址 |
100015 北京市朝阳区酒仙桥路10号 |